10位電流舵型CMOS工藝的DAC.pdf

1、數(shù)模轉(zhuǎn)換器(Digital to Analog Converter，DAC)作為溝通數(shù)字世界和模擬世界的工具，是現(xiàn)代數(shù)字圖像處理接口的關(guān)鍵部件，也是無線網(wǎng)絡(luò)系統(tǒng)的重要模塊。當(dāng)今，通信領(lǐng)域的飛速發(fā)展對數(shù)字信號處理的高速度和高精度提出了要求，同時DAC的速度和精度也就面臨更高的挑戰(zhàn)。近年來手持式便攜設(shè)備的迅速崛起，DAC的功耗要求越來越苛刻。數(shù)模轉(zhuǎn)換芯片的高速高精度低功耗研究已然成為了模擬集成電路設(shè)計的主要方向之一。
　　 文中首先

2、介紹了不同方式實現(xiàn)的DAC，通過這些結(jié)構(gòu)優(yōu)缺點的比較，選定了電流舵結(jié)構(gòu)來滿足高速要求。接著通過分析限制DAC性能的線性度、輸出毛刺、隨機誤差和系統(tǒng)誤差，設(shè)計了一種10位電流舵型DAC。該DAC針對譯碼方式和芯片面積進行折中，采用了5＋5分段譯碼結(jié)構(gòu)。DAC還增加了限幅作用的鎖存器，改善了動態(tài)性能，同時加入輸出級電路，實現(xiàn)了nA級電流輸出。本文主要完成了帶隙基準(zhǔn)電壓源、電壓電流轉(zhuǎn)換電路、帶反饋級的電流鏡偏置電路、共源共柵電流源矩陣、輸入寄

3、存器、譯碼單元、鎖存器、開關(guān)陣列和輸出級等模塊的設(shè)計。通過對具體模塊的改進和優(yōu)化，實現(xiàn)了系統(tǒng)的性能要求。
　　 本設(shè)計基于Chartered 0.35μm CMOS工藝，實現(xiàn)了10位分段電流舵DAC的芯片設(shè)計，芯片面積為1.2mm×1.4mm。仿真結(jié)果表明，DAC的積分非線性(Integral Nonlinearity，INL)小于0.2LSB，在25MHz時鐘速率下，輸入信號為2.5MHz時，無雜散動態(tài)范圍(Spurious

4、Free Dynamic Range，SFDR)大于65dB，工作在3.3V下靜態(tài)功耗為20mW。同時，芯片的測試結(jié)果顯示，當(dāng)輸入鋸齒波和正弦波的數(shù)字信號時，輸出端可以得到波形對應(yīng)的模擬信號。
　　 從仿真及測試結(jié)果可知，設(shè)計的DAC芯片基本達(dá)到了性能要求，輸入端加入數(shù)字信號后在輸出端可以得到對應(yīng)的模擬波形。通過測試發(fā)現(xiàn)，此芯片最高可以工作在時鐘采樣頻率100MHz下，同時滿足nA級低電流輸出的系統(tǒng)需求，驗證了高速低電流輸出DA