基于Cadence的信號(hào)完整性設(shè)計(jì)及其在嵌入式系統(tǒng)中的應(yīng)用.pdf

1、隨著電子設(shè)計(jì)水平不斷發(fā)展，信號(hào)的速率越來(lái)越高，設(shè)備的體積越來(lái)越小，信號(hào)完整性現(xiàn)象變得越來(lái)越突出，成為了一個(gè)研究的熱點(diǎn)。同時(shí)，嵌入式系統(tǒng)的運(yùn)用變得越來(lái)越普遍。嵌入式微處理器以其高速度、低功耗、低成本等諸多優(yōu)異的性能，在移動(dòng)通信、多媒體數(shù)字消費(fèi)等嵌入式解決方案中得到廣泛應(yīng)用。因此，嵌入式系統(tǒng)中的信號(hào)完整性想象也就變得越來(lái)越突出了。通過(guò)信號(hào)完整性分析解決高速嵌入式系統(tǒng)中的問(wèn)題成為一種有效的方法。本文借助功能強(qiáng)大的Cadence公司Specct

2、raquest仿真軟件，結(jié)合IBIS模型，在布局布線前對(duì)高速信號(hào)線進(jìn)行信號(hào)完整性分析，然后根據(jù)仿真結(jié)果制定約束規(guī)則，減小信號(hào)完整性現(xiàn)象的影響程度。實(shí)踐證明信號(hào)完整性設(shè)計(jì)縮短了設(shè)計(jì)周期，具有比較好的理論和實(shí)際意義。 本文首先介紹了信號(hào)完整性現(xiàn)象和理論基礎(chǔ)。然后運(yùn)用Cadence工具分析主要的幾種信號(hào)完整性現(xiàn)象。通過(guò)仿真，分析了各種現(xiàn)象產(chǎn)生的原因并得出了解決的辦法。同時(shí)介紹了一個(gè)嵌入式多媒體終端，對(duì)該系統(tǒng)的功能和模塊組成做了闡述。利

3、用Cadence公司EDA軟件Specctraquest對(duì)該系統(tǒng)中關(guān)鍵網(wǎng)絡(luò)的時(shí)序、反射、串?dāng)_等問(wèn)題進(jìn)行了深入分析，并作了相應(yīng)的仿真設(shè)計(jì)。在設(shè)計(jì)中，對(duì)源同步時(shí)鐘系統(tǒng)中多終端系統(tǒng)的拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)的常用方法提出了自己的設(shè)計(jì)方法；對(duì)串?dāng)_設(shè)計(jì)中常用的3W準(zhǔn)則設(shè)計(jì)出了它的適用范圍。最后設(shè)計(jì)出符合要求的PCB版圖，制出的PCB板性能穩(wěn)定可靠、系統(tǒng)工作正常。通過(guò)本文的研究工作，縮短了硬件研發(fā)周期，降低了成本。也進(jìn)一步表明信號(hào)完整性分析對(duì)于嵌入式高速PCB