基于遺傳算法的測(cè)試生成在FPGA上的研究與實(shí)現(xiàn).pdf

1、隨著數(shù)字集成電路設(shè)計(jì)及制造工藝技術(shù)的發(fā)展，集成電路的規(guī)模越來越大，結(jié)構(gòu)日益復(fù)雜，電路的測(cè)試變得越發(fā)困難。解決測(cè)試問題的一個(gè)好辦法是使用可測(cè)性設(shè)計(jì)。內(nèi)建自測(cè)試是一種重要和常用的可測(cè)性設(shè)計(jì)技術(shù)，其關(guān)鍵在于測(cè)試向量生成器的設(shè)計(jì)。 本文在闡述數(shù)字集成電路測(cè)試和遺傳算法基本理論的基礎(chǔ)上，針對(duì)當(dāng)前內(nèi)建自測(cè)試技術(shù)中存在的一些問題，著重研究了一種由被測(cè)電路自己產(chǎn)生測(cè)試向量的測(cè)試生成方法，并采用遺傳算法進(jìn)行適應(yīng)性搜索以尋求一種最優(yōu)的反饋方式。但是

2、，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。本文的主要工作如下： (1)對(duì)當(dāng)前常用的測(cè)試向量生成器進(jìn)行了詳細(xì)的研究，并分析了這些技術(shù)的優(yōu)缺點(diǎn)，并對(duì)FPGA設(shè)計(jì)方法和特點(diǎn)作了深入的探討； (2)在對(duì)遺傳算法的基本理論進(jìn)行了深入研究的基礎(chǔ)上，提出了一種基于遺傳算法的測(cè)試生成方法的硬件結(jié)構(gòu)。從系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、遺傳算子實(shí)現(xiàn)、適應(yīng)度模塊實(shí)現(xiàn)等方面，詳細(xì)說明了該系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)

3、方案，并對(duì)關(guān)鍵模塊進(jìn)行了優(yōu)化，其優(yōu)化方法包括：采用流水線設(shè)計(jì)提高時(shí)鐘頻率，引入選擇模塊及適應(yīng)度模塊并行結(jié)構(gòu)，使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫速度等； (3)在深入分析故障模擬基本理論的基礎(chǔ)上，結(jié)合FPGA自身的特點(diǎn)，使用注入故障的電路和雙端口內(nèi)存存儲(chǔ)故障列表的方法，設(shè)計(jì)并實(shí)現(xiàn)了一種具有故障選擇和故障摘除功能的故障模擬器； (4)在QuartusII和Modelsim環(huán)境下對(duì)該系統(tǒng)進(jìn)行了模塊級(jí)和系統(tǒng)級(jí)的仿真和驗(yàn)證，在Alte