在微控制器(MCU)中的高效乘法累加器的設計.pdf

1、高性能微控制器（即MCU）是數字系統(tǒng)的核心部件，目前很多的電子和家電產品中都用到了MCU。今天，科學計算、數字信號處理和圖象處理、微控制和處理器等計算量很大的領域對高性能乘法運算的需求使得乘法運算必須通過全硬件方法實現。相對來說，乘法代價高并且運算速度慢，很多計算問題的性能通常由乘法運算所能執(zhí)行的速度決定，乘法器完成一次操作的周期基本上決定了處理器的主頻。在速度和面積方面乘法器都是非常重要的。過去十多年中，高性能乘法器技術突飛猛進，新的

2、理論和方法不斷涌現，乘法器算法圍繞著延時最小，結構映射規(guī)則和盡可能降低功耗的原則展開。 本課題針對目前公司內部已有的MCU項目，在8051系列微控制器（IP CORE）的基礎上對算術運算模塊進行改進，采用一種高效的乘法器（乘-累加器件）。按照數字ASIC自頂向下的系統(tǒng)設計流程，采用模塊化設計方法，利用VerilogHDL硬件描述語言，實現了微控制器的DSP功能，增加了微控制器的數字運算能力，使該微控制器可以進行較復雜的數學運算。

3、通過Veirlog XL對Verilog代碼進行仿真，使用Design Compiler工具對代碼進行綜合，再使用Veirlog XL等對綜合后的器件進行后仿真，最后給出了部分版圖的設計。 本文在實現MCU的乘-累加器的設計過程中，按照可復用IP核的要求，分析了乘法和加法單元的結構、電路和算法，設計了8位乘加器的IP核，嵌入到8051MCU的IP核中，增加了MCU的運算功能。對于8位乘加器的IP核設計，在節(jié)省資源和縮短延遲方面，