可擴展的高速信號處理核心板硬件設計.pdf

1、隨著數(shù)字信號處理技術(shù)的日趨復雜、日益靈活，傳統(tǒng)的硬核和固核的嵌入式硬件平臺已經(jīng)不能滿足設計的需求，所以性能可定制、功能可裁剪、資源可擴展、便于移植的嵌入式硬件平臺成為了現(xiàn)今研究的熱門。本文設計了一種以FPGA為核心的處理性能可定制、外設功能可裁剪、資源配置可擴展、便于移植的嵌入式核心板，并且對核心板進行了功能驗證。
　　 本研究設計的核心板以一片F(xiàn)PGA為主，片外配置FLASH、SDRAM、SRAM、EPCS和必要的電源電路組成

2、了一個靈活的FPGA最小系統(tǒng)，開發(fā)者可以根據(jù)不同應用需求在不改變硬件設計的基礎(chǔ)上，使用此核心板完成多種系統(tǒng)級設計。介紹了此核心板涉及的相關(guān)技術(shù)，對核心板的硬件設計進行了詳細的分析，從器件選型到各個模塊的設計及實現(xiàn)都做了詳盡的介紹。在硬件平臺實現(xiàn)的基礎(chǔ)上，本文還進行了對此核心板的功能驗證設計，包括使用SOPC Buidler定制基于NIOSⅡ的片上可編程系統(tǒng)，根據(jù)設計需要使用Verilog HDL設計邏輯模塊并對其進行仿真測試，針對SOP