嵌入式系統(tǒng)抗緩沖區(qū)溢出攻擊的硬件防御機(jī)制研究.pdf

1、隨著嵌入式系統(tǒng)的廣泛應(yīng)用，嵌入式系統(tǒng)的安全越來(lái)越重要，緩沖區(qū)溢出作為最常見(jiàn)的軟件安全漏洞對(duì)嵌入式系統(tǒng)安全構(gòu)成嚴(yán)重威脅。為了改善嵌入式系統(tǒng)對(duì)緩沖區(qū)溢出攻擊的防御能力，本文在嵌入式處理器的體系結(jié)構(gòu)層次提出一種基于細(xì)粒度指令流監(jiān)控的硬件防御機(jī)制。
　　 本文分析比較了已有偵測(cè)技術(shù)，通過(guò)對(duì)緩沖區(qū)溢出攻擊進(jìn)行指令級(jí)的行為研究，確定在處理器體系結(jié)構(gòu)中構(gòu)建一種基于細(xì)粒度指令流監(jiān)控的硬件防御機(jī)制。監(jiān)控單元在cache與流水線(xiàn)的數(shù)據(jù)通路中截取指令

2、流，通過(guò)虛擬執(zhí)行單元虛擬執(zhí)行指令，在指令流中提取緩沖區(qū)邊界地址等監(jiān)控信息。依據(jù)這些信息，對(duì)攻擊行為執(zhí)行緩沖區(qū)邊界檢查，棧邊界檢查，返回地址保護(hù)和跳轉(zhuǎn)指令檢查，在緩沖區(qū)溢出攻擊流程的關(guān)鍵節(jié)點(diǎn)攔截攻擊，增強(qiáng)系統(tǒng)運(yùn)行過(guò)程中的安全性。對(duì)設(shè)計(jì)進(jìn)行功能仿真和FPGA驗(yàn)證，監(jiān)控單元可以有效地防御緩沖區(qū)溢出攻擊。利用ISE工具評(píng)估該設(shè)計(jì)，監(jiān)控單元帶來(lái)了15％的硬件開(kāi)銷(xiāo)和0.1％的性能損耗。本文的主要特色在于通過(guò)建立虛擬執(zhí)行單元來(lái)獲取監(jiān)控信息，不需要修改