抗輻照?qǐng)D像信號(hào)處理電路的設(shè)計(jì).pdf

1、目前,CMOS圖像傳感器(CIS)系統(tǒng)芯片作為圖像信息采集的主要來源,在航天和國(guó)防領(lǐng)域都有著廣泛的應(yīng)用前景,所以它的抗輻照性能至關(guān)重要。圖像處理電路作為CIS系統(tǒng)芯片的重要組成部分,因此需要對(duì)其進(jìn)行輻照加固設(shè)計(jì)?；赟OI工藝設(shè)計(jì)的抗輻照集成電路的成本十分昂貴,利用商用工藝通過設(shè)計(jì)改善集成電路的抗輻照性能成為該領(lǐng)域的熱點(diǎn)。為了使用少的硬件資源實(shí)現(xiàn)良好的抗輻照性能和處理效果,抗輻照?qǐng)D像信號(hào)處理電路的設(shè)計(jì)成為了一個(gè)重大的挑戰(zhàn)。
　　針

2、對(duì)上述情況,本文首先分析了集成電路的輻照機(jī)理,包括總劑量輻照和單粒子輻照。然后針對(duì)不同的輻照類型,對(duì)圖像信號(hào)處理電路中的晶體管級(jí)、單元級(jí)和版圖級(jí)進(jìn)行了輻照加固設(shè)計(jì)和研究。又根據(jù)目前圖像傳感器和通用圖像信號(hào)處理器的特點(diǎn),對(duì)流水線結(jié)構(gòu)的圖像信號(hào)處理電路中的棱鏡校準(zhǔn)、顏色插值、自動(dòng)白平衡、顏色域轉(zhuǎn)換、對(duì)比度調(diào)整和伽瑪校正等算法的進(jìn)行了研究,并用Verilog HDL代碼對(duì)算法進(jìn)行了實(shí)現(xiàn)和功能驗(yàn)證。最后,基于全定制的抗輻照ASIC單元庫對(duì)圖像信

3、號(hào)處理電路的Verilog代碼進(jìn)行了綜合和版圖實(shí)現(xiàn)。
　　圖像信號(hào)處理電路輸入Bayer格式圖像的尺寸最大可為752×582,幀頻最高為30fps。輸入數(shù)據(jù)的寬度是10bit,經(jīng)過處理之后輸出數(shù)據(jù)為16bit的YCbYCr壓縮格式。系統(tǒng)時(shí)鐘頻率為25MHz,綜合后電路的動(dòng)態(tài)功耗為77.36mW,面積為1865671μm2,其中組合邏輯電路的面積為1371012μm2。文中設(shè)計(jì)的圖像信號(hào)電路不僅對(duì)輻照有一定的免疫能力,而且有較好的圖