基于FPGA的虛擬儀器卡的研究與實(shí)現(xiàn).pdf

1、在電子測(cè)量領(lǐng)域，由于新的測(cè)試方法和測(cè)試?yán)碚摰奶岢?，傳統(tǒng)的測(cè)試儀器能發(fā)揮的作用越來(lái)越小了。另外傳統(tǒng)測(cè)試儀器的更新?lián)Q代需要設(shè)計(jì)更加復(fù)雜的電路，開發(fā)的周期比較長(zhǎng)，花費(fèi)也比較大，給電子測(cè)量帶來(lái)了很大的不便。而使用“虛擬儀器”作為測(cè)試的設(shè)備則不需要更改底層的硬件電路，只需要在上位機(jī)上更改軟件就能設(shè)計(jì)出需要的虛擬測(cè)試儀器，大大縮短了開發(fā)時(shí)間。
　　 傳統(tǒng)的測(cè)試器件由于價(jià)格昂貴，很難滿足所有學(xué)生的使用，而學(xué)?；ù罅抠Y金購(gòu)買的測(cè)試儀器，可能我們

2、只用到了其中很小一部分功能，而有些我們需要的功能要求又無(wú)法滿足，因此儀器的使用效率受到限制。另外在改善實(shí)驗(yàn)條件的時(shí)候，又需要購(gòu)買新的儀器，這樣又需要花費(fèi)大量的人力和物力，這就制約了實(shí)驗(yàn)室科研發(fā)展的步伐。虛擬儀器的出現(xiàn)完全改變了以上情況，現(xiàn)在國(guó)內(nèi)已經(jīng)有部分高校的實(shí)驗(yàn)室引入了虛擬儀器系統(tǒng)。
　　 針對(duì)以上情況本課題設(shè)計(jì)了基于數(shù)據(jù)采集卡和虛擬儀器相結(jié)合的方法來(lái)實(shí)現(xiàn)對(duì)信號(hào)的采集與處理。本課題以FPGA(EP2C8Q208C8N)為主控芯

3、片，利用FPGA內(nèi)部的邏輯資源在FPGA內(nèi)部生成NIOS軟核處理器、一些數(shù)字組合電路和時(shí)序電路。由PC機(jī)通過(guò)USB接口向NIOS處理器發(fā)送控制命令數(shù)據(jù)，NIOS處理器接收到數(shù)據(jù)命令后發(fā)出控制指令來(lái)完成對(duì)外圍芯片的控制，實(shí)現(xiàn)了對(duì)模擬信號(hào)的采集和信號(hào)源的發(fā)生等功能。
　　 本系統(tǒng)的大致工作過(guò)程如下：外部輸入的模擬信號(hào)首先經(jīng)過(guò)信號(hào)調(diào)理電路，將輸入的信號(hào)幅值調(diào)整到A/D芯片的采集范圍內(nèi)，然后在NIOS處理器的控制下，將外部的模擬信號(hào)通過(guò)

4、A/D芯片轉(zhuǎn)換成數(shù)字量，轉(zhuǎn)換得到數(shù)字量首先鎖存在FPGA內(nèi)部，然后在時(shí)鐘信號(hào)的控制下將鎖存得到的數(shù)據(jù)寫入外部SRAM中，SRAM被寫滿后，由NIOS處理器將SRAM中的數(shù)據(jù)讀取出來(lái)通過(guò)USB管理芯片CH376將數(shù)據(jù)上傳到PC機(jī)，在PC機(jī)上利用LABVIEW來(lái)實(shí)現(xiàn)數(shù)據(jù)的處理。
　　 除了實(shí)現(xiàn)數(shù)據(jù)采集的功能，本系統(tǒng)還具有信號(hào)源輸出的功能，能夠輸出頻率可調(diào)的信號(hào)，輸出信號(hào)的類型有正弦波、三角波和方波。上位機(jī)和底層的通信是通過(guò)LABVI