集成電路IP硬核評(píng)測(cè)技術(shù)的研究.pdf

1、隨著半導(dǎo)體工藝的迅速發(fā)展,越來越多的SoC系統(tǒng)采用了IP硬核復(fù)用技術(shù)。IP硬核易于集成,性能穩(wěn)定,可縮短SoC設(shè)計(jì)時(shí)間。但由于IP硬核的工藝要求較高,使得對(duì)其測(cè)試非常復(fù)雜。國(guó)內(nèi)尚無IP硬核的評(píng)測(cè)標(biāo)準(zhǔn),IP硬核的測(cè)試已經(jīng)成為IP硬核設(shè)計(jì)和復(fù)用的瓶頸。因此研究IP硬核的評(píng)測(cè)技術(shù)成為國(guó)家信息產(chǎn)業(yè)的重大課題,具有重要的理論價(jià)值和實(shí)際意義。
　　本文研究了國(guó)內(nèi)外IP核相關(guān)的最新標(biāo)準(zhǔn),對(duì)不同種類IP硬核的測(cè)試方法做了分類研究,重點(diǎn)研究了IP硬

2、核的硅驗(yàn)證、功能驗(yàn)證和電參數(shù)測(cè)試方法。利用集成電路測(cè)試機(jī)臺(tái)Verigy93000構(gòu)建了IP硬核的測(cè)試平臺(tái)。根據(jù)IP硬核的測(cè)試方法,利用Verigy93000分別對(duì)數(shù)字IP硬核PLL680、模擬/混合IP硬核S0133AD和S018DA進(jìn)行了測(cè)試實(shí)踐。同時(shí)對(duì)模擬/混合IP硬核的關(guān)鍵算法進(jìn)行了較為深入的探索和研究。從測(cè)試結(jié)果來看,測(cè)試方法正確,測(cè)試的各項(xiàng)指標(biāo)均符合要求。本文還研究了IP硬核的質(zhì)量評(píng)估技術(shù),提出并建立了IP硬核質(zhì)量評(píng)估的數(shù)學(xué)模