半導體二手設(shè)備市場研究與分析.pdf

1、隨著芯片速度與功能的不斷提高,驗證測試變得更加必要。
　　 在目前的驗證方法中,主要有軟件仿真,形式驗證和FPGA驗證。
　　 軟件仿真的方法主要是通過建立測試平臺存在很難完全不失真的仿真模塊以及速度慢等缺點,系統(tǒng)級驗證中瓶頸明顯。形式驗證在目前來說還存在著一些缺陷。只適合模塊級或中小系統(tǒng)級的驗證,控制邏輯驗證;形式驗證假設(shè)參考設(shè)計正確,且不能驗證時序。
　　 FPGA驗證的優(yōu)點顯而易見,在這個系統(tǒng)上芯片運行的速

2、度和實際系統(tǒng)可比擬甚至一樣,這有助于發(fā)現(xiàn)一些出現(xiàn)概率很低的bug;其次,可以把它視為一個實際芯片構(gòu)成的系統(tǒng),在此基礎(chǔ)上利用各種開發(fā)工具開發(fā)出相應的測試平臺和應用平臺,使得芯片代碼的驗證與實際芯片的測試類似,并且用于代碼驗證的所開發(fā)的工具和測試向量完全可以用于流片回來后的產(chǎn)品測試,大大減小了工作量提高了工作效率;此外,在FPGA上的驗證甚至具有比芯片測試更方便的排錯功能,中間狀態(tài)只需定義一個I/O管腳將信號引出即可觀察。
　　 本

3、次搭建平臺的測試對象是一個復雜的大規(guī)模數(shù)字傳輸芯片,支持大量復雜的通訊協(xié)議,芯片內(nèi)含有至少七個數(shù)據(jù)流回路以及兩百多個寄存器,且支持傳輸?shù)臄?shù)據(jù)格式和傳輸制式的多樣性都超過了市面上已有的FPGA平臺的標準。故針對芯片驗證測試所需的功能適用性,為了更好的跟蹤芯片內(nèi)數(shù)據(jù)流和控制測試信號的發(fā)生和采集,選擇自行開發(fā)基于FPGA黑盒原理的功能驗證平臺來達到最佳適用和性價比要求。傳統(tǒng)的驗證測試開發(fā)流程采用串行方式,這種流程延緩了產(chǎn)品面市的速度。采用驗證

4、測試和生產(chǎn)測試并發(fā)進行的測試流程是目前比較通用的測試策略。本平臺采用這種并行進行的方法使兩者相輔相成,既可以共享設(shè)計仿真方面的信息,又可以在投片之前完全調(diào)試好測試向量和相關(guān)設(shè)置,繼而順利啟動驗證測試,這樣大大提高了測試進度。測試平臺不應該是一個單一的模塊,而是應當帶底層可重用功能模塊的構(gòu)造。在整體開發(fā)過程中,驗證測試和生產(chǎn)測試兩者并行進行,用來滿足各自不同的測試需要。
　　 本平臺分為軟件平臺和硬件平臺,硬件平臺包括FPGA仿真

5、系統(tǒng)、芯片demo系統(tǒng)、高速數(shù)據(jù)采集回放系統(tǒng)、嵌入式控制系統(tǒng)和PC機。軟件平臺包括數(shù)據(jù)采集回放軟件、內(nèi)嵌TCL腳本解釋器的自動測試軟件、數(shù)據(jù)編輯系統(tǒng)軟件用于測試用的激勵信號產(chǎn)生。軟件平臺和硬件平臺中含有大量的可重用結(jié)構(gòu)。
　　 據(jù)此開發(fā)的驗證系統(tǒng)測試可以應用于不同的芯片驗證,目前在公司的各個項目中,特別是transceiver系列和HDLIU系列等通訊傳輸類產(chǎn)品中得到了應用,這套系統(tǒng)特點是快速和通用,驗證人員只需根據(jù)不同產(chǎn)品的驗

6、證說明寫出相應的驗證腳本即可,在驗證都是自動快速執(zhí)行,不需人為干預,大大提高效率,所開發(fā)的驗證腳本同時可用于芯片流片后的測試,還可以大大縮短芯片的測試時間。在筆者所驗證的這個芯片代碼中,查查出了數(shù)十處嚴重的錯誤,而這些錯誤都是在前面的兩個階段驗證完成以后發(fā)現(xiàn)的,如果這些嚴重錯誤帶入芯片中將造成嚴重后果,不但芯片無法正常工作,排錯也將十分困難。而在芯片回來后,功能驗證得到快速執(zhí)行,快速轉(zhuǎn)入對performance的測試工作,節(jié)省了原有留片