基于單片F(xiàn)PGA的數(shù)字復(fù)接系統(tǒng)設(shè)計(jì).pdf

1、在光纖通信系統(tǒng)中,作為終端設(shè)備的光端機(jī)由光發(fā)射模塊、光接收模塊、數(shù)據(jù)接口、用戶(hù)線(xiàn)接口和數(shù)字復(fù)接單元等幾部分組成.其中數(shù)字復(fù)接單元用來(lái)將若干個(gè)低速數(shù)字信號(hào)合并成一個(gè)高速數(shù)字信號(hào),以達(dá)到擴(kuò)大傳輸容量和提高傳輸速率的目的.目前,數(shù)字復(fù)接體制主要有準(zhǔn)同步數(shù)字體系(Parasynchronous Digital Hierarchy,簡(jiǎn)稱(chēng)PDH)和同步數(shù)字體系(Synchronous Digital Hierarchy,簡(jiǎn)稱(chēng)SDH),從長(zhǎng)遠(yuǎn)看,SD

2、H終將取代PDH.但由于PDH復(fù)接系統(tǒng)信道利用率高,設(shè)備簡(jiǎn)單,因此,在一些小規(guī)模、小容量的通信網(wǎng)中,仍具有廣泛的市場(chǎng)和應(yīng)用價(jià)值.design在數(shù)字復(fù)接系統(tǒng)中,發(fā)送端主要由支路時(shí)鐘提取、碼速調(diào)整、復(fù)接三部分組成,接收端主要由定時(shí)脈沖形成、分接、碼速恢復(fù)三部分組成.在以往的電路中,PDH復(fù)接系統(tǒng)的許多部分是利用模擬電路實(shí)現(xiàn),這具有一定的局限性<'[1]>:(1)模擬電路難以集成,不利于設(shè)備的小型化;(2)模擬電路的穩(wěn)定性和抗干擾能力差;(3

3、)模擬電路的性能難以滿(mǎn)足需要,例如,在支路時(shí)鐘恢復(fù)電路中,模擬鎖相環(huán)難以滿(mǎn)足噪聲抑制要求;(4)模擬電路會(huì)增加生產(chǎn)、調(diào)試過(guò)程中的難度.本文研究的重點(diǎn)是數(shù)字光端機(jī)芯片中的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).歸納起來(lái)本文做了以下具體工作:(1)、設(shè)計(jì)了一種低成本、具有12路E1接口、采用單片F(xiàn)PGA實(shí)現(xiàn)、通過(guò)光纖傳輸?shù)闹行∪萘繑?shù)字復(fù)接系統(tǒng).(2)、芯片內(nèi)置HDB3編解碼器和2Mhz數(shù)字時(shí)鐘提取電路.簡(jiǎn)化了外圍電路設(shè)計(jì).(3)、設(shè)計(jì)實(shí)現(xiàn)了2M數(shù)據(jù)碼速調(diào)