TDMoIP電路仿真的原理以及實(shí)現(xiàn)方案.pdf

1、本論文對分組交換網(wǎng)中TDM電路仿真的體系結(jié)構(gòu)進(jìn)行了分析，描述了TDMoIP的基本理論及適配、封裝技術(shù)，在此基礎(chǔ)上提出了一套可行的電路仿真設(shè)備實(shí)現(xiàn)方案。 TDMoIP的技術(shù)依據(jù)是IETF的PWE3草案。本文首先指出，在PSN上端到端的TDM電路仿真是基于PWE3定義的邊緣到邊緣偽線(PW)仿真的公共結(jié)構(gòu)，并對PWE3的體系結(jié)構(gòu)，包括網(wǎng)絡(luò)參考模型、帶預(yù)處理功能的網(wǎng)絡(luò)參考模型、信令參考模型、協(xié)議分層模型以及網(wǎng)絡(luò)同步參考模型作了詳細(xì)介紹

2、。 其次，給出了TDMoIP的協(xié)議層模型，并介紹了協(xié)議層模型中的PSN頭、RTP頭和控制字。接下來詳細(xì)論述了UDP/IP、MPLS、L2TP和以太網(wǎng)的封裝細(xì)節(jié)。 在理論分析基礎(chǔ)之上，本論文完成的主要工作是設(shè)計(jì)一套完整的TDMoIP電路仿真設(shè)備-IPCES實(shí)現(xiàn)方案。該設(shè)備是獨(dú)立盒式設(shè)備，它能承載8個T1/E1業(yè)務(wù)在分組網(wǎng)上傳輸。其中的主要芯片ZL50110是ZALINK公司的電路仿真處理器，該芯片在基于以太的分組網(wǎng)上提供T

3、1/E1結(jié)構(gòu)化和非結(jié)構(gòu)化的電路仿真業(yè)務(wù)。 本論文設(shè)計(jì)的IPCES設(shè)備劃分成5個模塊，分別是CESoP處理器模塊、主機(jī)接口模塊、以太PHY接口模塊、TDM接口模塊、電源模塊。圍繞CESoP處理器，本論文詳細(xì)描述了各個模塊的功能特點(diǎn)、芯片選擇以及原理框圖。本論文設(shè)計(jì)的IPCES設(shè)備采用VxWorks嵌入式實(shí)時操作系統(tǒng)，并描述了軟件的分層結(jié)構(gòu)。作為完整的設(shè)備方案，本論文還闡述了設(shè)備的基本性能指標(biāo)、結(jié)構(gòu)設(shè)計(jì)、成本核算以及設(shè)備中可以利用的