面向高性能幀內(nèi)預(yù)測(cè)應(yīng)用的專用可配置處理器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文應(yīng)用的基于傳輸觸發(fā)體系架構(gòu)(Transport Triggered Architecture,TTA)的ASIP設(shè)計(jì)方法具有簡單性、靈活性、可編程性、模塊化、自動(dòng)化的特點(diǎn),有效地克服了當(dāng)前專用處理器和微處理器局限性,能夠快速設(shè)計(jì)出滿足特定應(yīng)用的高性能嵌入式微處理器。傳輸觸發(fā)體系架構(gòu)優(yōu)點(diǎn)在于總線互連方式由簡單直接的連接點(diǎn)取代了傳統(tǒng)冗雜的旁路路徑,寄存器不再作為數(shù)據(jù)通路的中間級(jí)而是看成特殊的功能單元,進(jìn)而實(shí)現(xiàn)低功耗;傳輸觸發(fā)體系指令特點(diǎn)

2、是以Hybrid流水線方式多觸發(fā),進(jìn)而最大化功能單元的并行性。本文根據(jù)傳輸觸發(fā)體系架構(gòu)的特點(diǎn),針對(duì)視頻領(lǐng)域的H.264幀內(nèi)預(yù)測(cè)以及整數(shù)離散余弦變換以MoveFramework為開發(fā)工具平臺(tái)進(jìn)行處理器設(shè)計(jì),其中包括配置系統(tǒng)體系架構(gòu)、挖掘操作并行性和數(shù)據(jù)傳輸級(jí)并行性、優(yōu)化資源、優(yōu)化互聯(lián),最終在運(yùn)行周期、面積與功耗中達(dá)到了一個(gè)權(quán)衡。本文按照自底向上和自頂向下的設(shè)計(jì)方法學(xué)分別實(shí)現(xiàn)幀內(nèi)預(yù)測(cè)處理器和帶有功能單元的復(fù)合處理器。實(shí)驗(yàn)表明,經(jīng)過設(shè)計(jì)優(yōu)化后