多形態(tài)處理器架構(gòu)的設(shè)計與實現(xiàn).pdf

1、隨著微電子技術(shù)和計算機技術(shù)的日新月異，片上系統(tǒng)的設(shè)計成為了嵌入式系統(tǒng)設(shè)計的重要方向，而嵌入式微處理器作為嵌入式片上系統(tǒng)的核心，其重要性不言而喻。多形態(tài)處理器是一種專門面向大規(guī)模數(shù)據(jù)處理領(lǐng)域的高性能處理器，兼具可重構(gòu)性和并行性的特點。相比較于傳統(tǒng)的高性能處理器，多形態(tài)處理器具有以下三點優(yōu)勢:（一）多形態(tài)的硬件結(jié)構(gòu)是基于tile的同構(gòu)架構(gòu)，使得系統(tǒng)可以通過簡單地添加片結(jié)構(gòu)來擴大設(shè)計規(guī)模;（二）可以在時間和空間二維結(jié)構(gòu)上進行動態(tài)重構(gòu)，更顯系統(tǒng)

2、靈活性與實時性;（三）采用全局存儲器和本地存儲器并存的存儲器結(jié)構(gòu)，使得系統(tǒng)可以按照需求構(gòu)成MIMD體系結(jié)構(gòu)。
　　本文圍繞多形態(tài)處理器做了兩方面的工作:一是多形態(tài)處理器架構(gòu)的設(shè)計與實現(xiàn)，二是2D-DCT和SAD算法驗證與多形態(tài)處理器的性能評價。首先在設(shè)計方面，本文研究并分析了可重構(gòu)系統(tǒng)結(jié)構(gòu)的特點，以并行計算作為根本研究目標，提出了多形態(tài)處理器架構(gòu)。在實現(xiàn)方面，本設(shè)計采用VerilogHDL語言完成系統(tǒng)模塊的RTL級設(shè)計，以及指令集

3、的設(shè)計。在算法驗證與性能評價階段，本文首先利用Modelsim仿真工具，對系統(tǒng)的處理單元、路由器網(wǎng)絡(luò)單元、單個tile單元和主控制單元進行了功能仿真驗證，為系統(tǒng)的良好運行做好基礎(chǔ)工作。然后將算法進行并行化處理，并在多形態(tài)處理器架構(gòu)上映射與運行，將執(zhí)行的結(jié)果與同類的高性能處理器的運行效果進行了對比和分析。
　　本文的所有設(shè)計、綜合都是在XilinxISE軟件上進行的。設(shè)計是以XilinxXC5VLX110T為目標芯片，以Virtex