寬帶雷達目標模擬器中數(shù)字信號處理單元的分析與設計.pdf

1、采用雷達目標模擬技術來實現(xiàn)雷達多種性能的檢測是目前國內外有關雷達信號處理研究中的一個熱點問題，由于DSP技術的飛速發(fā)展，其在保證系統(tǒng)實時性的要求方面有著無可比擬的優(yōu)勢，因此將DSP作為雷達目標模擬系統(tǒng)中信號處理單元的關鍵應用模塊進行研究具有一定的實際應用價值。同時由于受信號采樣定理的限制，寬帶信號的處理對硬件系統(tǒng)的要求越來越高，所以探討一種可以緩解硬件系統(tǒng)壓力的理論方法也是目前的一個重要課題。
　　本文首先對寬帶雷達目標模擬器中數(shù)

2、字單元的整體框架設計進行了分析研究，然后重點針對模擬器中數(shù)字信號處理單元DSP系統(tǒng)進行了詳細分析和模塊設計，主要進行的工作有：
　?。?）對于系統(tǒng)中所用的寬帶雷達發(fā)射信號進行合理的壓縮和解壓縮，以緩解模擬器硬件系統(tǒng)的壓力，提出了利用壓縮感知理論，在DSP系統(tǒng)的核心器件TMS320C6416 DSP上完成對雷達發(fā)射信號的壓縮以及準確重構，與僅在理論上做的仿真實現(xiàn)相比更具有實際性。
　?。?）利用DSP內嵌的PCI接口完成工控機

3、與DSP間的數(shù)據(jù)傳輸，采用windriver作為開發(fā)PCI驅動的工具，與文獻[18][19]中利用DDK和Driver Studio開發(fā)驅動相比，極大的縮短了開發(fā)周期，且傳輸速度達到了指標要求的100MB/s。
　?。?）對于DSP與SDRAM間的數(shù)據(jù)傳輸，嚴格按照時序的要求對DSP的EMIF接口相關的寄存器進行合理的配置，實現(xiàn)傳輸速度為400MB/s的準確傳輸。
　?。?）采用PDT方式完成SDRAM與FPGA間傳輸速度為