RFID系統(tǒng)VCD端的數(shù)字實(shí)現(xiàn)及仿真綜合.pdf

1、RFID(即Radio Frequency Identification)稱為射頻識(shí)別，隨著其應(yīng)用需求的增加，促進(jìn)人們對(duì)此項(xiàng)技術(shù)的研究。RFID技術(shù)中關(guān)鍵問(wèn)題之一是如何解決多個(gè)標(biāo)簽同時(shí)發(fā)送消息產(chǎn)生的沖突，減少處理沖突所用的時(shí)間成為研究熱點(diǎn)。目前現(xiàn)有的抗沖突算法包括二進(jìn)制算法及其變形算法，它們處理沖突所需時(shí)間消耗大，如何提高抗沖突的速率，減少抗沖突算法的時(shí)間消耗越來(lái)越受到人們的關(guān)注。
　　 ISO/IEC15693標(biāo)準(zhǔn)規(guī)定的高頻段

2、(13.56MHz)的射頻識(shí)別系統(tǒng)，具有讀取距離遠(yuǎn)，可以穿透金屬和多種其他的材料的特點(diǎn)。同時(shí)，它讀寫(xiě)區(qū)域相對(duì)均勻，相對(duì)于低頻標(biāo)簽其數(shù)據(jù)傳輸快，且系統(tǒng)具有抗沖突特性。故本文針對(duì)13.56MHz的高頻RFID系統(tǒng)VCD(Vicinity Couple Device)部分，使用二進(jìn)制算法來(lái)實(shí)現(xiàn)標(biāo)簽識(shí)別的模擬，并對(duì)二進(jìn)制搜索算法進(jìn)行改進(jìn)，提出了分段搜索算法。經(jīng)Matlab仿真證實(shí)，當(dāng)標(biāo)簽數(shù)目很多時(shí)，分段搜索算法由于進(jìn)行特定的分段可以節(jié)省傳輸?shù)臄?shù)

3、據(jù)量從而減少時(shí)間消耗。
　　 另外，本文利用硬件描述語(yǔ)言Verilog HDL，將規(guī)劃設(shè)計(jì)好的編碼模塊、解碼模塊、沖突檢測(cè)模塊、沖突處理模塊、控制單元模塊等進(jìn)行描述，并用主狀態(tài)機(jī)設(shè)置狀態(tài)來(lái)選擇工作的模塊。在仿真通過(guò)后，將Verilog文件通過(guò)Quartus軟件進(jìn)行綜合，得出所需要的邏輯單元信息、引腳等。綜合成功后將工程文件下載到FPGA開(kāi)發(fā)板中驗(yàn)證。實(shí)驗(yàn)證明，本論文完成符合ISO/IEC15693標(biāo)準(zhǔn)且使用二進(jìn)制搜索算法處理沖突