彈載雷達信號處理SoC設(shè)計.pdf

1、基于ASIC的SoC設(shè)計充分利用了已有的設(shè)計基礎(chǔ)，可以顯著的提高集成電路的設(shè)計能力。針對彈載系統(tǒng)高速化、小型化、集成化的特點，本文采用SoC技術(shù)完成彈載雷達信號處理系統(tǒng)設(shè)計，達到減小體積、降低功耗、提升檢測與跟蹤能力等目的，從而大幅度提高導(dǎo)彈的作戰(zhàn)能力。同時為滿足芯片的通用性和多模式要求，設(shè)計系統(tǒng)在硬件上可配置，軟件上可編程。
　　 本文首先根據(jù)雷達信號處理的相關(guān)基礎(chǔ)知識選擇彈載雷達信號處理SoC設(shè)計的算法結(jié)構(gòu)。接著基于SoC設(shè)

2、計中的IP核復(fù)用和SoC驗證技術(shù)，在FPGA平臺上詳細分析了FIR濾波器和FFT模塊IP核的選擇和使用。在分析了它們結(jié)構(gòu)、速度、規(guī)模、資源對功耗影響的基礎(chǔ)上，本文片上系統(tǒng)的設(shè)計選擇使用脈動式濾波器結(jié)構(gòu)和流水線FFT結(jié)構(gòu)。本文還結(jié)合芯片抗輻射的相關(guān)知識，對系統(tǒng)所采用的三模冗余的抗輻射設(shè)計方法做了詳細分析并在FPGA上進行仿真。最后根據(jù)彈載雷達信號處理SoC芯片的要求，在高端FPGA平臺上完成了雷達信號處理機的邏輯設(shè)計，并且對FPGA的處理