基于FPGA的FPU設(shè)計(jì)研究.pdf

1、隨著集成電路技術(shù)的發(fā)展，處理器的集成度越來越高，功能越來越強(qiáng)大。但是處理器在浮點(diǎn)處理方面一直沒有突破性進(jìn)展，而浮點(diǎn)處理是高速高精度數(shù)據(jù)處理的關(guān)鍵技術(shù)，因此對(duì)浮點(diǎn)協(xié)處理器，即浮點(diǎn)處理單元(FPU,Floating-PointUnit)的研究顯得尤其重要。 本文介紹了FPU的發(fā)展歷史，體系結(jié)構(gòu)和指令系統(tǒng)。重點(diǎn)是數(shù)據(jù)通道相關(guān)算法的研究和算法的硬件實(shí)現(xiàn)，同時(shí)對(duì)控制系統(tǒng)設(shè)計(jì)進(jìn)行了研究。最后應(yīng)用FPGA對(duì)設(shè)計(jì)進(jìn)行實(shí)現(xiàn)。 在數(shù)據(jù)通道設(shè)

2、計(jì)中，提出了雙路徑的設(shè)計(jì)思想，實(shí)行指數(shù)和尾數(shù)并行處理。對(duì)浮點(diǎn)加法器采用三級(jí)流水線雙路徑結(jié)構(gòu)，以及合并舍入邏輯、高速LOPV編碼電路、進(jìn)位鏈優(yōu)化技術(shù)，大大提高了運(yùn)算性能。乘法運(yùn)算實(shí)現(xiàn)中增加編碼旁路邏輯，通過路徑均衡的辦法消除毛刺。在除和平方根運(yùn)算實(shí)現(xiàn)中，引入了猜測(cè)邏輯和校正邏輯優(yōu)化查找表，通過Q和Q-1寄存器，利用相關(guān)算法消除了通常替代方法飛速商轉(zhuǎn)換的額外加法。最后介紹了利用Cordic算法對(duì)三角函數(shù)等超越函數(shù)進(jìn)行實(shí)現(xiàn)。 在控制系