低碼率RS碼軟判譯碼算法關(guān)鍵模塊的VLSI設(shè)計.pdf

1、Reed-Solomon碼（RS碼）由于其強大的糾錯能力而在無線通信系統(tǒng)中得到深入研究和廣泛應(yīng)用。JPEG2000無線傳輸標(biāo)準(zhǔn)(JPWL)規(guī)定對圖像數(shù)據(jù)幀的主頭部(Main Header)和塊頭部(Tile Header)等重要信息通過RS編碼進(jìn)行錯誤保護(hù)。傳統(tǒng)的RS譯碼器都是采用基于伴隨式的硬判決譯碼算法。另一方面，理論和相關(guān)實驗均表明，包含信道可靠性信息的RS軟判決譯碼算法能獲得比硬判決譯碼算法更強的糾錯能力。近年來，隨著人們對通信

2、需求的不斷增加，高性能的RS碼軟判決譯碼算法的電路實現(xiàn)顯得越來越重要，與此同時，超大規(guī)模集成電路(VLSI)技術(shù)的進(jìn)步為其實現(xiàn)提供了條件。
　　 本文詳細(xì)探討低碼率RS碼軟判譯碼算法關(guān)鍵模塊的VLSI設(shè)計，主要的研究對象是JPWL中規(guī)定的RS(40，13)。在研究中采用KV算法實現(xiàn)RS(40，13)軟判決譯碼器的關(guān)鍵模塊——多項式插值模塊和因式分解模塊。本文首先介紹KV算法的原理，然后分析電路整體構(gòu)架和相關(guān)模塊，優(yōu)化并實現(xiàn)電路結(jié)

3、構(gòu)，并通過Verilog HDL代碼進(jìn)行電路描述，在Modelsim下完成功能仿真，通過FPGA驗證全面驗證了設(shè)計的正確性。本文還研究基于標(biāo)準(zhǔn)單元的半定制集成電路設(shè)計方法，在Design Compiler、PrimeTime、Formality 和Astro等EDA工具的輔助下，用SMIC 0.18μm CMOS標(biāo)準(zhǔn)單元庫完成了RS(40，13)譯碼器中插值模塊的芯片設(shè)計。
　　 根據(jù)邏輯綜合與版圖設(shè)計的結(jié)果可知，RS軟判譯碼關(guān)