Si基底石墨烯FET的制備工藝研究.pdf

1、隨著微電子工藝技術(shù)的發(fā)展,Si集成電路已經(jīng)越來越接近其材料的物理極限,尋找可以取代Si用于下一代集成電路的材料成為近年來的研究熱點(diǎn)。石墨烯以其優(yōu)異的電學(xué)性能被視為有希望取代Si的材料之一。高載流子遷移率使石墨烯FET的工作頻率比同尺寸Si-MOSFET高得多。
　　本文以CVD制備的銅基石墨烯薄膜為石墨烯FET的溝道材料,研究了在硅基底上構(gòu)建石墨烯FET的制備工藝。首先通過實(shí)驗(yàn)研究比較了不同的濕法轉(zhuǎn)移方法對(duì)石墨烯薄膜性能的影響。選

2、擇旋涂PMMA的轉(zhuǎn)移方法轉(zhuǎn)移石墨烯到目標(biāo)基底,對(duì)轉(zhuǎn)移后的石墨烯進(jìn)行了拉曼光譜表征,轉(zhuǎn)移后獲得小于4層的石墨烯,并且缺陷較少。
　　本文接著研究了溝道為微米尺度的石墨烯FET的制備工藝,主要采用光刻、剝離(Lift-Off)、反應(yīng)離子刻蝕、電子束蒸發(fā)和磁控濺射等技術(shù)。我們制備了分別以SiO2和高k材料HfO2為頂、背柵介質(zhì)的石墨烯FET。電學(xué)性能的測(cè)試結(jié)果表明SiO2背柵石墨烯FET樣品的狄拉克電壓在20V以上,而以HfO2為背柵的

3、石墨烯FET樣品的狄拉克電壓在2.2V到3V,電子遷移率在2700cm2/Vs到4500cm2/Vs之間(濃度為1.9×1011cm-2時(shí))。實(shí)驗(yàn)中所用的石墨烯樣品由于引入了較重的雜質(zhì),導(dǎo)致了石墨烯FET相對(duì)于理想的石墨烯FET屬于P型摻雜。我們還制備了雙柵結(jié)構(gòu)FET,研究了退火對(duì)頂柵石墨烯FET的調(diào)制作用,發(fā)現(xiàn)退火后樣品的狄拉克電壓有明顯的降低,使雜質(zhì)濃度由大于4×1012cm-2降低到小于2.5×1012cm-2的水平,說明退火可以