C波段低雜散低相噪捷變頻率源研究.pdf

1、頻率合成器是現(xiàn)代電子系統(tǒng)與通信系統(tǒng)中的關(guān)鍵部分，其性能的好壞直接決定了這些系統(tǒng)性能。隨著科技的不斷發(fā)展，世界各地的學(xué)者對高性能的頻率合成器越來越關(guān)注，所以，很多國家對高性能的頻率合成器的理論和新的技術(shù)方便已經(jīng)做了很多的研究，最終經(jīng)過不斷的努力，取得了很大的成就。目前，各種不同結(jié)構(gòu)、類型以及高性能方面的頻率合成器已經(jīng)被研制出來，這些不同種類的頻率合成器已經(jīng)被應(yīng)用在不同的領(lǐng)域中。
　　本文介紹了頻率合成器的基本理論、發(fā)展及國內(nèi)外的研究

2、現(xiàn)狀；介紹分析了頻率合成器的幾種不同的方案，不同方案的優(yōu)缺點，結(jié)合項目的需求，在毫米波脈沖內(nèi)調(diào)頻和毫米波捷變頻項目中，分別設(shè)計了項目中的關(guān)鍵部件——C波段頻率源。捷變頻項目中，利用DDS完成高速跳頻，DDS與四路PLL進(jìn)行環(huán)外混頻的方案來完成本系統(tǒng)的指標(biāo)要求。DDS輸出的信號作為混頻器的中頻信號與PLL產(chǎn)生的本振信號進(jìn)行上變頻；四路的PLL信號通過開關(guān)來控制選通其中的一路信號，被選通的PLL與DDS進(jìn)行環(huán)外混頻，未被選通的PLL處于鎖定

3、狀態(tài)等待被選通。相位噪聲主要取決于頻率源中的PLL部分，雜散主要取決于DDS部分及混頻后的信號決定，捷變時間由控制部分決定。在脈沖FMCW項目中，系統(tǒng)中的波形參數(shù)由FPGA控制DDS實現(xiàn)，并利用DDS與PLL進(jìn)行上變頻實現(xiàn)頻率的擴展，達(dá)到256MHz帶寬的脈內(nèi)FMCW。
　　實驗結(jié)果顯示，利用FPGA控制DDS實現(xiàn)了不同的波形輸出。在脈沖調(diào)頻項目中當(dāng)控制信號為高電平時，DDS輸出為脈沖 FMCW；當(dāng)控制信號為低電平時，DDS輸出為