AVS編碼器關(guān)鍵模塊的硬件實(shí)現(xiàn).pdf

1、AVS標(biāo)準(zhǔn)是中國數(shù)字音視頻編解碼技術(shù)標(biāo)準(zhǔn)工作組制定的具有自主知識(shí)產(chǎn)權(quán)的數(shù)字音視頻編碼標(biāo)準(zhǔn),性能與H.264標(biāo)準(zhǔn)相當(dāng),高于MPEG2標(biāo)準(zhǔn)。目前AVS解碼器已經(jīng)比較成熟,但作為產(chǎn)業(yè)鏈重要一環(huán),AVS編碼器仍沒有成熟的解決方案。
　　 AVS標(biāo)準(zhǔn)采用了一系列高運(yùn)算量技術(shù)來達(dá)到高效率的視頻編碼,實(shí)時(shí)編碼的數(shù)據(jù)吞吐率很高。其編碼器既是計(jì)算密集型,又是通信密集型。FPGA平臺(tái)擁有豐富的寄存器資源和邏輯資源,其并行執(zhí)行的硬件實(shí)現(xiàn)方式可以滿足大

2、量的高速電子線路設(shè)計(jì)需求。本課題旨在Virtex-4平臺(tái)開發(fā)CIF分辨率的實(shí)時(shí)AVS編碼器。
　　 本研究抽象出以太網(wǎng)傳輸?shù)闹饕卣?設(shè)計(jì)了一種片內(nèi)單向串行總線(OCSB,One-way Chip Serial Bus),以及OCSB上的統(tǒng)一算法模塊訪問協(xié)議(UAMAP,Unifled Algorithm Module Access Protocol)?；诖吮疚奶岢隽怂惴K的片內(nèi)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu),它有一個(gè)主處理節(jié)點(diǎn)和若干算法模塊

3、IP核,通過統(tǒng)一網(wǎng)絡(luò)接口(UNI,Unifled Network Interface)連接到OCSB總線網(wǎng)絡(luò)。OCSB網(wǎng)絡(luò)中包含兩條數(shù)據(jù)傳輸通道和一條狀態(tài)總線。
　　 考慮到視頻處理算法存在大量重復(fù)規(guī)則的高密度計(jì)算,將這些計(jì)算細(xì)化為不同的運(yùn)算。本文完成AVS基準(zhǔn)檔次各算法模塊數(shù)據(jù)接收幀和發(fā)送幀的定義和描述,并針對算法特點(diǎn)實(shí)現(xiàn)各子模塊的FPGA設(shè)計(jì)。
　　 本設(shè)計(jì)基于Virtex-4平臺(tái)實(shí)現(xiàn)了AVS算法中DCT變換、量化和

4、反DCT變換、反量化模塊的FPGA設(shè)計(jì)。將量化、反量化和IDCT變換合并為一個(gè)流水線單元并行處理,節(jié)省了存儲(chǔ)中間數(shù)據(jù)所需空間,提高了編碼速度。
　　 為進(jìn)一步提高編碼速度,本文提出一種新的邊界環(huán)路濾波順序,改進(jìn)后的濾波順序在不影響濾波效果的前提下,最大程度的重復(fù)利用當(dāng)前子塊的數(shù)據(jù),減少了濾波模塊和主處理單元間的通信次數(shù)。
　　 本文還提出了利用RAM地址跳變實(shí)現(xiàn)Zig-zag掃描的方法,通過改進(jìn)碼表存儲(chǔ)結(jié)構(gòu)和查詢方式,提