基于動(dòng)態(tài)符號(hào)執(zhí)行的并行化測(cè)試數(shù)據(jù)自動(dòng)生成.pdf

1、軟件測(cè)試是軟件可靠性保障方法中必不可失的一個(gè)重要環(huán)節(jié)。在軟件測(cè)試過程中，開發(fā)人員期望通過不斷提高對(duì)待測(cè)程序模塊的測(cè)試覆蓋率發(fā)現(xiàn)更多潛在的軟件錯(cuò)誤。在實(shí)踐中，為待測(cè)程序模塊提供合適的測(cè)試輸入數(shù)據(jù)可以顯著提高測(cè)試覆蓋率，因而如何自動(dòng)生成這些測(cè)試輸入數(shù)據(jù)成為了軟件測(cè)試領(lǐng)域的研究熱點(diǎn)。為此，一些研究者提出了動(dòng)態(tài)符號(hào)執(zhí)行，一種可應(yīng)用于測(cè)試輸入數(shù)據(jù)自動(dòng)生成的程序分析技術(shù)。其通過真實(shí)地執(zhí)行待測(cè)程序模塊，收集符號(hào)化的路徑約束和程序中的具體變量狀態(tài)以生成

2、對(duì)應(yīng)到具體程序執(zhí)行路徑的輸入數(shù)據(jù)。隨著真實(shí)待測(cè)程序復(fù)雜性的上升，這種動(dòng)態(tài)技術(shù)的應(yīng)用會(huì)遇到一定的效率性能問題。特別是待測(cè)單元中因循環(huán)而出現(xiàn)的無限路徑情況，對(duì)測(cè)試數(shù)據(jù)的生成效率是一個(gè)重大的影響。近些年來，在提高軟件效率的努力上，人們從先前提高單位運(yùn)算效能的方式(表現(xiàn)為提高微處理器主頻等)轉(zhuǎn)變?yōu)榱嗽黾舆\(yùn)算單位和算法并行度的方式(表現(xiàn)為使用多核或多處理器系統(tǒng)以及并行算法)。
　　 本文描述并討論了并行的動(dòng)態(tài)測(cè)試數(shù)據(jù)生成技術(shù)以及相關(guān)的分析