短波通信系統(tǒng)中FPGA數(shù)字化模塊設(shè)計(jì)與實(shí)現(xiàn).pdf

1、短波通信由于自身固有的優(yōu)點(diǎn)，在無(wú)線通信尤其是軍事通信中具有極其重要的作用。本文根據(jù)科研項(xiàng)目短波通信系統(tǒng)的需求，設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的數(shù)字化模塊，包括異步串口模塊、LDPC譯碼模塊以及數(shù)字下變頻模塊。通用異步串口（UART）是一種廣泛應(yīng)用于短距離、低速以及低成本通信的串行傳輸協(xié)議。
　　本文設(shè)計(jì)了8個(gè)與DSP的EMIF接口連接的UART方案。采用中斷觸發(fā)方式進(jìn)行收發(fā)數(shù)據(jù)，中斷總線控制8個(gè) UART對(duì)應(yīng)的中斷信號(hào)，最終實(shí)現(xiàn)了基于FP

2、GA設(shè)計(jì)的UART，經(jīng)測(cè)試穩(wěn)定可靠。低密度奇偶校驗(yàn)（LDPC）碼是一類(lèi)線性分組碼，在和積譯碼算法下可得到逼近香農(nóng)限的性能。LDPC碼的譯碼算法具有線性復(fù)雜度，且易于實(shí)現(xiàn)，因而得到廣泛使用。為了避免使用與量化比特成指數(shù)增長(zhǎng)的查找表，本文給出了一種基于二維折線逼近的和積譯碼算法。然后在此基礎(chǔ)上討論了一種次小值修正的最小和譯碼算法，此算法修正過(guò)程包含簡(jiǎn)單的算術(shù)與邏輯運(yùn)算，并且降低了存儲(chǔ)資源消耗，從而利于FPGA實(shí)現(xiàn)。論文在Altera公司的E

3、P3C120F484C8平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了碼率為1/3、1/2和2/3的多碼率LDPC譯碼器。數(shù)字下變頻（DDC）是軟件無(wú)線電的關(guān)鍵技術(shù)之一，可以將高速采樣數(shù)據(jù)降到低速采樣速率，以便后端 DSP處理。介紹了中頻信號(hào)數(shù)字下變頻的理論，包括數(shù)字正交混頻、多速率信號(hào)處理、FIR濾波器、半帶濾波器以及級(jí)聯(lián)積分梳狀濾波器等。首先使用MATLAB構(gòu)建模型，并對(duì)其進(jìn)行仿真，得出最優(yōu)系統(tǒng)設(shè)計(jì)方案。然后，使用Modelsim對(duì)編寫(xiě)的Verilog代碼進(jìn)行仿