片上網(wǎng)絡(luò)路由器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著片上系統(tǒng)（SoC）集成的IP核越來(lái)越多，芯片考慮的不再是它自身的計(jì)算能力，而是逐漸將重心轉(zhuǎn)移到如何處理好多核之間的通信問(wèn)題上。擴(kuò)展性好、并行能力強(qiáng)的片上網(wǎng)絡(luò)（NoC）被提出作為未來(lái)多核的片上系統(tǒng)通信架構(gòu)的關(guān)鍵技術(shù)。時(shí)延是片上網(wǎng)絡(luò)關(guān)鍵性能參數(shù)之一，而路由器作為片上網(wǎng)絡(luò)的核心部件，對(duì)片上網(wǎng)絡(luò)的整體時(shí)延性能有著決定性影響。如何設(shè)計(jì)低時(shí)延的片上網(wǎng)絡(luò)路由器是當(dāng)前的片上網(wǎng)絡(luò)研究的一個(gè)熱點(diǎn)問(wèn)題。因此設(shè)計(jì)一種低時(shí)延虛信道路由器是本文研究重點(diǎn)。

2、>　　首先，本文總結(jié)了片上網(wǎng)絡(luò)技術(shù)的研究背景，當(dāng)前的片上網(wǎng)絡(luò)路由器的研究現(xiàn)狀和片上網(wǎng)絡(luò)技術(shù)的實(shí)際應(yīng)用情況，分析了使用FPGA進(jìn)行片上網(wǎng)絡(luò)驗(yàn)證的優(yōu)勢(shì)；其次，本文對(duì)片上路由器的基本結(jié)構(gòu)及其分類(lèi)進(jìn)行了總結(jié)，內(nèi)容主要包括蟲(chóng)孔路由器和虛信道路由器的基本構(gòu)成及其工作原理，常用的流控機(jī)制、蟲(chóng)孔交換機(jī)制和仲裁機(jī)制等；再次，本文通過(guò)對(duì)傳統(tǒng)虛信道路由器進(jìn)行詳盡分析，發(fā)現(xiàn)傳統(tǒng)虛信道路由器的不足之處，對(duì)當(dāng)前低時(shí)延路由器的研究進(jìn)行總結(jié)，發(fā)現(xiàn)目前大多數(shù)的低時(shí)延路由

3、器與傳統(tǒng)虛信道路由器相比都是以犧牲面積為代價(jià)換取性能的提升，因此本文提出一種新的低時(shí)延路由器，該路由器在克服了傳統(tǒng)虛信道路由器不足的同時(shí)，減少了路由器的面積開(kāi)銷(xiāo)。本文對(duì)新路由器的原理、結(jié)構(gòu)及基于該路由器的分配方法做了詳細(xì)介紹，并使用VerilogHDL硬件描述語(yǔ)言實(shí)現(xiàn)了提出的新路由器結(jié)構(gòu)，同時(shí)為了進(jìn)行性能對(duì)比，另外實(shí)現(xiàn)了傳統(tǒng)虛信道路由器和蟲(chóng)孔路由器。為了對(duì)3種路由器進(jìn)行功能驗(yàn)證與具體實(shí)現(xiàn)，使用基于Verilog編寫(xiě)的RTL級(jí)驗(yàn)證平臺(tái)和基