改進(jìn)的離散余弦反變換迭代算法研究與音頻DSP核設(shè)計(jì).pdf

1、改進(jìn)的離散余弦反變換（IMDCT）是音頻解碼中的關(guān)鍵技術(shù)，其計(jì)算復(fù)雜并對(duì)音頻解碼的實(shí)時(shí)性有顯著影響。IMDCT迭代算法具有適用范圍廣、適合超大規(guī)模集成電路并行實(shí)現(xiàn)等優(yōu)點(diǎn)，受到學(xué)術(shù)界的廣泛關(guān)注。本文提出了三種新的IMDCT迭代算法，設(shè)計(jì)并驗(yàn)證了相應(yīng)的IMDCT硬件加速器結(jié)構(gòu)。與傳統(tǒng)的IMDCT迭代算法相比，三種新算法的計(jì)算效率有明顯提高。為了準(zhǔn)確評(píng)估新的IMDCT迭代算法的計(jì)算效率和深入研究基于音頻DSP核的音頻解碼技術(shù)，本文設(shè)計(jì)了一個(gè)2

2、4位音頻DSP核，并通過(guò)AC-3實(shí)時(shí)解碼實(shí)驗(yàn)對(duì)其進(jìn)行了驗(yàn)證。通過(guò)對(duì)IMDCT迭代算法的漸進(jìn)研究，多次對(duì)IMDCT迭代算法及其硬件加速器結(jié)構(gòu)進(jìn)行改進(jìn)，并把最終得到的高效IMDCT迭代算法和高精度硬件加速器應(yīng)用于5.1聲道的AC-3實(shí)時(shí)解碼。本文的主要工作包括：
　　 ⑴提出了一種新的基于Ⅳ型離散余弦變換/Ⅳ型離散正弦變換（DCT-Ⅳ/DST-Ⅳ，type-Ⅳ discrete cosine transform/type-Ⅳ dis

3、crete sinetransform）分解的IMDCT快速算法（為了表述方便，以下稱之為第一種IMDCT迭代算法），并給出了相應(yīng)的IMDCT硬件加速器迭代結(jié)構(gòu)。與兩種已報(bào)道的IMDCT迭代算法相比，本文提出的第一種IMDCT迭代算法具有更高的計(jì)算效率，而且相應(yīng)的硬件加速器結(jié)構(gòu)更簡(jiǎn)單。實(shí)驗(yàn)結(jié)果表明：采用本文提出的第一種IMDCT迭代算法和相應(yīng)的硬件加速器，計(jì)算512點(diǎn)IMDCT所需的時(shí)間比已報(bào)道的高效IMDCT迭代算法的計(jì)算時(shí)間減少了3

4、8％。
　　 ⑵為了節(jié)省硬件資源，本文提出了一種精簡(jiǎn)的IMDCT硬件加速器結(jié)構(gòu)。根據(jù)本文提出的第一種IMDCT迭代算法，IMDCT的計(jì)算被轉(zhuǎn)化為DCT-Ⅳ/DST-Ⅳ的計(jì)算。通過(guò)由DST-Ⅳ到DCT-Ⅳ的變換，DCT-Ⅳ/DST-Ⅳ變?yōu)榱薉CT-Ⅳ/DCT-Ⅳ的形式。為了簡(jiǎn)化IMDCT硬件加速器的結(jié)構(gòu)，在硬件加速器中采用了一種占用資源少的DCT-Ⅳ迭代結(jié)構(gòu)；通過(guò)改變與IMDCT計(jì)算有關(guān)的窗函數(shù)，進(jìn)一步簡(jiǎn)化了IMDCT硬件加速器的

5、結(jié)構(gòu)。與第一種IMDCT迭代算法的硬件加速器結(jié)構(gòu)相比，精簡(jiǎn)的的硬件加速器結(jié)構(gòu)減少了2個(gè)乘法器和2個(gè)鎖存器。
　　 ⑶提出了一種混合IMDCT快速算法及其硬件加速器迭代結(jié)構(gòu)。該算法源自本文提出的第一種IMDCT迭代算法，并吸收了已報(bào)道的高效IMDCT迭代算法計(jì)算時(shí)延小的優(yōu)點(diǎn)。通過(guò)結(jié)合兩種IMDCT迭代算法并對(duì)計(jì)算項(xiàng)進(jìn)行重組，得到適合資源共享、復(fù)用的IMDCT計(jì)算形式。實(shí)驗(yàn)結(jié)果表明：本文提出的這種混合IMDCT快速算法與本文提出的第

6、一種迭代算法以及已報(bào)道的高效迭代算法相比，計(jì)算512點(diǎn)IMDCT需要的時(shí)間分別減少了20％和51％。與兩種對(duì)比算法所對(duì)應(yīng)的硬件加速器相比，混合IMDCT快速算法（為了表述方便，以下稱之為第二種IMDCT迭代算法）所對(duì)應(yīng)的硬件加速器的硬件資源分別減少了24％和48％。
　　 ⑷提出了一種可以進(jìn)行多重分解的IMDCT快速算法和一個(gè)高計(jì)算精度的硬件加速器結(jié)構(gòu)?；诙嘀胤纸獾乃枷?，對(duì)本文提出的第一種IMDCT迭代算法進(jìn)行修改，用一種新的

7、分解方式獲得4對(duì)N/16點(diǎn)的DCT-Ⅳ/DST-Ⅳ。給出了多重分解的一般規(guī)律，并對(duì)多重分解算法的計(jì)算復(fù)雜度進(jìn)行了評(píng)估。此外，為IMDCT多重分解算法設(shè)計(jì)了高計(jì)算精度的硬件加速器。實(shí)驗(yàn)結(jié)果表明：與本文提出的前兩種迭代算法以及已報(bào)道的高效IMDCT迭代算法相比，基于IMDCT多重分解算法和相應(yīng)的硬件加速器，計(jì)算512點(diǎn)IMDCT所需的時(shí)間分別減少了11％，29％和56％。仿真結(jié)果表明：采用IMDCT多重分解算法和相應(yīng)的硬件加速器進(jìn)行IMDC

8、T計(jì)算能滿足AC-3的C級(jí)解碼器信噪比要求。
　　 ⑸設(shè)計(jì)了一個(gè)24位音頻DSP核，并以AC-3實(shí)時(shí)解碼實(shí)驗(yàn)對(duì)其進(jìn)行FPGA原型驗(yàn)證。為了實(shí)現(xiàn)5.1聲道的AC-3的實(shí)時(shí)解碼，采用了多重分解的IMDCT迭代算法、Goldschmidt除法算法等優(yōu)化算法，并為音頻DSP核設(shè)計(jì)了IMDCT硬件加速器、碼流分解模塊等硬件加速模塊。實(shí)驗(yàn)結(jié)果表明：該音頻DSP核能用33MHz的時(shí)鐘頻率實(shí)現(xiàn)AC-3音頻（5.1聲道、采樣率48KHz、碼率44

9、8Kbps）的實(shí)時(shí)解碼，接近于高性能DSP（TMS320C62x）解碼AC-3所用的29MHz時(shí)鐘頻率。面向AC-3解碼對(duì)音頻DSP核的性價(jià)比評(píng)估表明：為音頻DSP核增添硬件加速模塊后，其性價(jià)比提高了近3倍。以AC-3的浮點(diǎn)解碼結(jié)果為標(biāo)準(zhǔn)，分別計(jì)算專業(yè)的AC-3音頻處理工具AC3Tools Pro解碼所得結(jié)果的信噪比和基于本文的音頻DSP核解碼所得結(jié)果的信噪比。對(duì)比5段解碼數(shù)據(jù)表明：基于本文的音頻DSP核的解碼信噪比比AC3Tools