降壓型DC-DC變換器片上補償電路的研究與設計.pdf

1、CMOS技術的快速發(fā)展，使得單位面積上可集成的晶體管數(shù)量成倍地增長，從而可使完成同樣功能的電源控制芯片可以做得更小。隨著SoC技術的發(fā)展，將電源芯片集成到SoC上也將是必然的趨勢。開關電源控制芯片在開關電源系統(tǒng)中占有的體積并不大，影響整個開關電源系統(tǒng)體積的主要限制因素在于外圍儲能電感、濾波電容以及補償電容難于集成。雖然目前已有技術報道稱可以將電感進行集成，但使用集成電感的系統(tǒng)效率并不高，因此更多的是設法減小外圍補償電容的數(shù)目及大小。

2、r>　　本課題在分析降壓型DC-DC直流變換器基本工作原理后，討論了開關電源環(huán)路穩(wěn)定性的基本原理，分析了常用環(huán)路補償電路的結構和不足。著重研究其環(huán)路補償技術以及集成于芯片內部的補償電路的設計，在此基礎上提出了一種可集成的超前相位補償電路。本文用Matlab和Simulink工具進行了系統(tǒng)環(huán)路的搭建和仿真，而后進行了誤差放大器的晶體管級設計。與傳統(tǒng)三型補償電路相比，大大減小了無源器件的尺寸，將環(huán)路補償元件進行了單片集成。
　　本課題