MPEG-2到MPEG-1視頻轉(zhuǎn)碼的硬件實(shí)現(xiàn).pdf

1、　 視頻轉(zhuǎn)碼對(duì)時(shí)間的要求非常苛刻，以至于用高速的通用微處理器芯片也無(wú)法在規(guī)定的時(shí)間內(nèi)完成必要的運(yùn)算。因此，必須為這樣的運(yùn)算設(shè)計(jì)一個(gè)專用的高速硬線邏輯電路，在高速FPGA器件上實(shí)現(xiàn)或制成高速專用集成電路。用高密度的FPGA來(lái)構(gòu)成完成轉(zhuǎn)碼算法所需的電路系統(tǒng)，實(shí)現(xiàn)專用集成電路的功能，因其成本低、設(shè)計(jì)周期短、功耗小、可靠性高、使用靈活等優(yōu)點(diǎn)而成為適合本課題的最佳選擇。 本文在深入研究MPEG-2標(biāo)準(zhǔn)和廣泛閱讀國(guó)內(nèi)外相關(guān)文獻(xiàn)資料的基礎(chǔ)上，

2、采用流水線和并行處理等硬件設(shè)計(jì)技術(shù)，完成了硬件轉(zhuǎn)碼系統(tǒng)中部分模塊的結(jié)構(gòu)設(shè)計(jì)和實(shí)現(xiàn)：總線接口模塊與S5933PCI總線控制器的擴(kuò)展總線接口，利用S5933提供的MAILBOX和PASS-THRU兩種數(shù)據(jù)傳送方式與主機(jī)進(jìn)行數(shù)據(jù)交換，采用輪詢的仲裁機(jī)制解決總線競(jìng)爭(zhēng)；拆包模塊接收MPEG-2傳送流數(shù)據(jù)，從中提取MPEG-2視頻序列流；解碼模塊對(duì)MPEG-2視頻序列流進(jìn)行處理，獲取各種頭數(shù)據(jù)和擴(kuò)展數(shù)據(jù)，同時(shí)利用桶形移位器和查找表陣列進(jìn)行變長(zhǎng)碼解碼