多媒體無線傳感網(wǎng)中LDPC譯碼電路的研究與設(shè)計(jì).pdf

1、多媒體無線傳感網(wǎng)在軍事國防、工業(yè)控制、安全監(jiān)測、環(huán)境監(jiān)測、交通監(jiān)控、目標(biāo)追蹤等領(lǐng)域具有十分廣闊的應(yīng)用前景，已經(jīng)引起學(xué)術(shù)界和工業(yè)界的高度重視。LDPC碼是一種性能接近香農(nóng)限的信道編碼，具有糾錯(cuò)性能好、譯碼復(fù)雜度低、實(shí)用靈活、錯(cuò)誤平臺(tái)低等優(yōu)點(diǎn)，作為信道編碼應(yīng)用于多媒體無線傳感網(wǎng)可以保證數(shù)據(jù)傳輸?shù)目煽啃?，提高傳感器?jié)點(diǎn)的功耗效率。本文以多媒體無線傳感網(wǎng)為應(yīng)用背景，著重于研究與設(shè)計(jì)低功耗的LDPC譯碼電路，同時(shí)基于FPGA設(shè)計(jì)了LDPC-OFD

2、M基帶收發(fā)系統(tǒng)應(yīng)用于多媒體傳感器節(jié)點(diǎn)。
　　 論文的主要內(nèi)容包括:1）綜述了LDPC碼的國內(nèi)外研究現(xiàn)狀，包括LDPC碼的構(gòu)造方法、編碼算法、譯碼算法以及譯碼電路的硬件實(shí)現(xiàn)等。2）提出了基于最小均方差準(zhǔn)則的分層置信傳播LDPC譯碼算法。該算法使用一線性方程逼近置信傳播譯碼算法中校驗(yàn)節(jié)點(diǎn)處的雙曲正切函數(shù)，并使用最小均方差準(zhǔn)則優(yōu)化兩者的誤差。經(jīng)仿真驗(yàn)證，該算法的復(fù)雜度遠(yuǎn)低于置信傳播譯碼算法，譯碼性能接近置信傳播譯碼算法;分層譯碼思想的

3、引入將該算法的收斂速度提高了兩倍。3）提出了一款低功耗的LDPC譯碼電路。該譯碼電路通過使用分層譯碼算法、流水線技術(shù)、存儲(chǔ)器讀寫旁路技術(shù)以及迭代提前終止機(jī)制，分別減少了譯碼所需的迭代譯碼次數(shù)、時(shí)鐘周期數(shù)、對(duì)存儲(chǔ)器的讀寫次數(shù)以及不必要的迭代譯碼，降低了譯碼電路的功耗。同時(shí)提出一種改進(jìn)型Benes開關(guān)網(wǎng)絡(luò)解決了譯碼電路中消息傳遞路由復(fù)雜的問題，降低了頂層連線的復(fù)雜度，緩和了信號(hào)路由擁塞。4）完成了上述LDPC譯碼電路的架構(gòu)設(shè)計(jì)、算法仿真、R

4、TL設(shè)計(jì)、功能仿真、FPGA驗(yàn)證、DC綜合、后端版圖設(shè)計(jì)以及功耗分析。5）基于FPGA設(shè)計(jì)了LDPC-OFDM基帶收發(fā)系統(tǒng)應(yīng)用于多媒體傳感器節(jié)點(diǎn)，同時(shí)完成了該基帶收發(fā)系統(tǒng)測試平臺(tái)的建立和測試結(jié)果的分析。
　　 論文基于TSMC0.13μm CMOS工藝研究與設(shè)計(jì)了一款低功耗的LDPC譯碼電路，面積為1.8 mm2，功耗為25.6mW，功耗效率為67pJ/bit/ite。同時(shí)基于FPGA設(shè)計(jì)的LDPC-OFDM基帶收發(fā)系統(tǒng)在四種工