薄膜晶體管液晶顯示器的串?dāng)_研究.pdf

1、隨著薄膜晶體管液晶顯示器(TFT-LCD)的迅速發(fā)展，產(chǎn)品高分辨率、廣視角、高響應(yīng)速度、高開口率等需求對器件的顯示質(zhì)量提出了更高的要求。而伴隨著像素尺寸變小，線間距越來越小，當(dāng)信號線上有電流通過時，線間感應(yīng)電場的干擾變得尤為突出，像素之間的耦合加劇，這些都會導(dǎo)致串?dāng)_現(xiàn)象的發(fā)生，大大影響了產(chǎn)品良率和效益。所以串?dāng)_對TFT-LCD來說，是一個亟待解決的重大問題。
　　首先，文章從TFT-LCD的基本結(jié)構(gòu)、工作原理及工藝制程出發(fā)，通過分

2、析在不同極性反轉(zhuǎn)情況下，TFT-LCD內(nèi)共電極、像素電極和數(shù)據(jù)線上的波形，及它們之間的耦合影響，找到了水平串?dāng)_和垂直串?dāng)_產(chǎn)生的原因。其中水平串?dāng)_產(chǎn)生的原因主要是共電極延遲，垂直串?dāng)_產(chǎn)生的原因包括像素電極與數(shù)據(jù)線之間的耦合以及TFT漏電。
　　其次，(1)針對水平串?dāng)_產(chǎn)生的原因，進(jìn)行了不同厚度下的ITO電阻模擬，研究了ITO厚度對共電極延遲的影響;得出了減小共電極延遲的方法:設(shè)計上需增大Vcom ITO線寬、減小數(shù)據(jù)線線寬;工藝上需

3、增加Vcom ITO電極和鈍化層的厚度或采用方塊電阻更小電極材料和介電常數(shù)更小的鈍化層。(2)針對垂直串?dāng)_產(chǎn)生的原因，模擬了正對位和對位偏移時數(shù)據(jù)線和像素電極之間的耦合電容Cpd，研究了對位偏移對串?dāng)_值的影響;探索了最佳TFT關(guān)斷電壓VGL，進(jìn)行了光照和溫度對漏電流的影響的實驗。通過這些研究得出:①減小耦合電容Cpd的方法:設(shè)計上要保證數(shù)據(jù)線與像素ITO之間的距離為6μm以上（其中包含了2.5μm的工藝波動），保證數(shù)據(jù)線與Vcom IT

4、O之間距離為3.5μm以上（其中包含了2.5μm的工藝波動）;使用新的像素結(jié)構(gòu)，即在數(shù)據(jù)線上方增加一體化的遮擋層(適用于TN型TFT-LCD)、或樹脂層（適用于IPS型TFT-LCD），以及在像素掃描線另一端增加金屬Vcom線。工藝上要嚴(yán)格管控像素ITO、數(shù)據(jù)線、Vcom線之間的對位精度。②減小漏電的方法:設(shè)計上，需減小有源層面積，使其被包裹在柵極基臺內(nèi);將柵極關(guān)斷電壓設(shè)置為-10.5V左右;或采用雙有源層結(jié)構(gòu)、雙柵結(jié)構(gòu)來提高TFT的關(guān)