RISC處理器中分支預(yù)測(cè)的算法評(píng)估與設(shè)計(jì).pdf

1、分支指令在精簡(jiǎn)指令集計(jì)算機(jī)(Reduced Instruction Set Computer, RISC)處理器運(yùn)行指令中占據(jù)很大的比重，造成了流水線的停頓，降低了處理器的性能。隨著超標(biāo)量和深流水線技術(shù)的廣泛使用，分支指令對(duì)處理器性能的負(fù)面影響也日益突出，分支預(yù)測(cè)技術(shù)成為解決這一問題的有效辦法。
　　本文主要研究的內(nèi)容是RISC處理器中分支預(yù)測(cè)單元的算法評(píng)估與設(shè)計(jì)。首先，對(duì)國(guó)內(nèi)外分支預(yù)測(cè)算法研究成果進(jìn)行分析，選取了幾種具有代表性的

2、分支預(yù)測(cè)算法。通過(guò)對(duì)這些分支預(yù)測(cè)算法的功能和性能的分析與評(píng)估，根據(jù)這些分支預(yù)測(cè)算法的優(yōu)點(diǎn)，提出了一種改進(jìn)型Gshare分支預(yù)測(cè)算法。然后，在研究RISC架構(gòu)和分支預(yù)測(cè)技術(shù)的基礎(chǔ)上，設(shè)計(jì)了分支預(yù)測(cè)單元。分支預(yù)測(cè)單元包括分支預(yù)測(cè)算法、分支目標(biāo)地址緩存器和返回棧。最后，采用Verilog語(yǔ)言完成對(duì)分支預(yù)測(cè)單元的設(shè)計(jì)，并對(duì)其進(jìn)行了驗(yàn)證。仿真驗(yàn)證結(jié)果表明，分支預(yù)測(cè)單元滿足了預(yù)定的設(shè)計(jì)指標(biāo)。此單元能夠?qū)Ψ种е噶畹奶D(zhuǎn)方向和跳轉(zhuǎn)目標(biāo)地址進(jìn)行預(yù)測(cè)，工作