阻變FPGA關(guān)鍵技術(shù)的研究.pdf

1、隨著集成電路工藝的不斷演進(jìn)，F(xiàn)PGA的集成度越來(lái)越高，功耗、面積及制造成本等與ASIC之間的差距越來(lái)越小，加之在動(dòng)態(tài)可重構(gòu)領(lǐng)域的優(yōu)勢(shì)，使其大有替代 ASIC成為數(shù)字電路設(shè)計(jì)主要載體的趨勢(shì)。然而，現(xiàn)今主流 SRAM型FPGA使用掉電丟失數(shù)據(jù)的 SRAM存儲(chǔ)配置信息，上電時(shí)需要從片外非易失存儲(chǔ)芯片如 PROM或 FLASH載入配置位流，使得這種 FPGA的配置信息容易被竊取。PROM和 FLASH占據(jù)了相當(dāng)?shù)陌寮?jí)面積，還增加了電路系統(tǒng)的尺寸

2、。針對(duì)SRAM型FPGA存在的上述問(wèn)題，本文從向SRAM型FPGA中集成憶阻器的角度提出了一種解決方案。
　　憶阻器是一種新型存儲(chǔ)器件，它具有非易失性和可重復(fù)編程性，還兼容標(biāo)準(zhǔn)CMOS工藝。利用憶阻器這一優(yōu)點(diǎn)，本文將憶阻器與SRAM相結(jié)合，得到了一種ReSRAM編程點(diǎn)?；谶@種編程點(diǎn)的阻變 FPGA配置信息的安全性大大增強(qiáng)并能夠快速上電啟動(dòng)，配置存儲(chǔ)陣列能夠被逐幀配置。本文還設(shè)計(jì)了基于這種編程點(diǎn)的非易失性查找表和可編程開關(guān)電路，以

3、及針對(duì)阻變FPGA的編程通道與配置流程。
　　本文使用基于憶阻器導(dǎo)電細(xì)絲原理的Verilog-AMS仿真模型和中芯國(guó)際0.13μm標(biāo)準(zhǔn)CMOS邏輯工藝庫(kù)，在Cadence的AMS仿真平臺(tái)下對(duì)文中的電路進(jìn)行仿真驗(yàn)證。
　　仿真與理論分析的結(jié)果表明：本文所設(shè)計(jì)的查找表能夠完全兼容 SRAM FPGA的查找表，而可編程開關(guān)的延遲也與SRAM型 FPGA可編程開關(guān)的延遲沒(méi)有任何區(qū)別，所設(shè)計(jì)的編程通道能夠?qū)eSRAM編程點(diǎn)進(jìn)行類似