目標(biāo)跟蹤系統(tǒng)中圖像預(yù)處理和消像旋處理的FPGA設(shè)計(jì).pdf

1、在數(shù)字信號(hào)處理的各種應(yīng)用領(lǐng)域中，通常需要多個(gè)DSP協(xié)同處理完成各種結(jié)構(gòu)復(fù)雜的功能算法，但多核DSP處理器面臨速度問題、硬件結(jié)構(gòu)不可重構(gòu)性、存儲(chǔ)器帶寬等技術(shù)瓶頸，而 FPGA可根據(jù)實(shí)際需求提供不同層次的靈活性，可以用來作為多核DSP處理器的一個(gè)很好的協(xié)處理器，能滿足系統(tǒng)對(duì)實(shí)時(shí)性、速度和靈活性的要求。
　　論文采用FPGA與雙DSP組成的硬件平臺(tái)來實(shí)現(xiàn)目標(biāo)跟蹤系統(tǒng)中的圖像處理單元。依次完成了數(shù)據(jù)通信、圖像預(yù)處理和消像旋處理等設(shè)計(jì)，并最

2、終完成了各個(gè)模塊和系統(tǒng)的調(diào)試驗(yàn)證。其中，
　　(1)數(shù)據(jù)通信：包括鏈路口通信（即將數(shù)據(jù)送到各個(gè)DSP來實(shí)現(xiàn)數(shù)據(jù)處理，完成FPGA與DSP的數(shù)據(jù)通信接口的設(shè)計(jì)）和NiosⅡ嵌入式處理器實(shí)現(xiàn)UART內(nèi)核通信、雙口RAM通信等功能；
　　(2)圖像預(yù)處理和消像旋處理：有效地解決由不相關(guān)圖像信息的干擾或圖像噪聲的影響、實(shí)時(shí)狀態(tài)顯示等引起的圖像識(shí)別率低、角度偏轉(zhuǎn)、實(shí)時(shí)性差等問題；
　　從系統(tǒng)的功能測(cè)試和調(diào)試結(jié)果可以看出，F(xiàn)PGA