面向X86多核處理器的數(shù)據(jù)流程序任務(wù)調(diào)度與緩存優(yōu)化.pdf

1、近年來(lái)，多核處理器以其高性能和低能耗逐漸代替?zhèn)鹘y(tǒng)單核處理器，成為商用處理器的主流，但在多核處理器架構(gòu)上編程由于需要考慮核間任務(wù)負(fù)載均衡、通信同步開(kāi)銷仍然很復(fù)雜。數(shù)據(jù)流編程模型作為面向領(lǐng)域的編程模型被提出，簡(jiǎn)化多核架構(gòu)下的編程。但由于多核處理器中含有層次性的存儲(chǔ)結(jié)構(gòu)，數(shù)據(jù)流程序執(zhí)行性能受限于對(duì)存儲(chǔ)系統(tǒng)的使用。
　　針對(duì)這些問(wèn)題，設(shè)計(jì)并實(shí)現(xiàn)了面向X86多核處理器的數(shù)據(jù)流程序編譯優(yōu)化系統(tǒng)。系統(tǒng)以COStream數(shù)據(jù)流程序作為輸入，輸出經(jīng)

2、過(guò)優(yōu)化后的目標(biāo)代碼。針對(duì)X86多核處理器平臺(tái)的特點(diǎn)，進(jìn)行兩個(gè)層次的優(yōu)化：任務(wù)調(diào)度優(yōu)化和處理器核間緩存優(yōu)化。任務(wù)調(diào)度優(yōu)化首先在預(yù)處理階段采用擴(kuò)大調(diào)度策略粗化并行粒度和提高程序局部性，然后利用數(shù)據(jù)流程序中的數(shù)據(jù)并行性和任務(wù)并行性實(shí)現(xiàn)負(fù)載均衡，并構(gòu)造對(duì)應(yīng)的軟件流水線調(diào)度。多核核間緩存優(yōu)化針對(duì)目標(biāo)系統(tǒng)的層次性緩存結(jié)構(gòu)特征，一方面通過(guò)消除緩存?zhèn)喂蚕頊p少多核并行運(yùn)行時(shí)相互間的干擾，另一方面根據(jù)邏輯線程間的通信分布實(shí)現(xiàn)邏輯線程到處理器核的映射，提高共