基于單比特和近似核FFT的瞬時(shí)測(cè)頻算法及FPGA實(shí)現(xiàn).pdf

1、數(shù)字接收機(jī)雖然具有處理信息靈活和可同時(shí)提取多種信號(hào)參數(shù)的特點(diǎn)，但單信道實(shí)現(xiàn)瞬時(shí)測(cè)頻接收機(jī)相同的帶寬十分困難，通常采用信道化的方法又會(huì)增加設(shè)備的規(guī)模，同時(shí)龐大的數(shù)據(jù)運(yùn)算量也難以實(shí)現(xiàn)實(shí)時(shí)或近實(shí)時(shí)的信號(hào)處理能力，數(shù)字濾波、FFT、相關(guān)等各種常規(guī)數(shù)字運(yùn)算均涉及大量乘法運(yùn)算，嚴(yán)重制約了電子戰(zhàn)接收機(jī)的響應(yīng)時(shí)間。本文研究以適當(dāng)降低數(shù)字接收機(jī)性能為代價(jià)，換取接收機(jī)帶寬和信號(hào)實(shí)時(shí)處理能力，其中，利用降低信號(hào)量化位數(shù)的單比特接收機(jī)和簡(jiǎn)化常規(guī)FFT的近似核F

2、FT是較好的解決方案。本文基于單比特和近似核FFT，能滿足電子戰(zhàn)實(shí)時(shí)或近實(shí)時(shí)的測(cè)頻要求。首先介紹了單比特測(cè)頻算法的原理，研究了基于近似核的FFT快速測(cè)頻算法，并通過系統(tǒng)硬件實(shí)現(xiàn)驗(yàn)證了算法的有效性。論文主要工作如下：
　　(1)分析了單比特?cái)?shù)字接收機(jī)作為一種特殊的寬帶接收機(jī)形式，具有帶寬大、實(shí)時(shí)處理能力強(qiáng)大、高靈敏度和體積小等眾多優(yōu)點(diǎn)，在電子戰(zhàn)環(huán)境中具有重要的應(yīng)用前景。單比特接收機(jī)顯著優(yōu)點(diǎn)在于它以適當(dāng)降低動(dòng)態(tài)范圍作為代價(jià)，換取瞬時(shí)帶

3、寬的增加，信號(hào)處理速度近實(shí)時(shí)。
　　(2)基于DFT理論和FFT算法，研究了基于近似核FFT的快速測(cè)頻算法，分析了量化位數(shù)和近似核數(shù)的關(guān)系，給出64點(diǎn)高階近似核，近似核函數(shù)的值實(shí)部和虛部都能表示為二進(jìn)制數(shù)。在硬件實(shí)現(xiàn)時(shí)，只需要加法器、移位寄存器和反相器，同時(shí)能有效提高單比特?cái)?shù)字接收機(jī)和低階近似核FFT的動(dòng)態(tài)范圍。
　　(3)采用按頻率抽取(DIF)的基-2FFT結(jié)構(gòu)，給出了基于64點(diǎn)高階近似核FFT算法原理和FPGA硬件實(shí)現(xiàn)