光模數(shù)轉(zhuǎn)換中后端數(shù)據(jù)接收系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、模數(shù)轉(zhuǎn)換(analog-to-digital conversion,ADC)是數(shù)據(jù)采集的重要組成部分,它將模擬信號轉(zhuǎn)換為方便存儲和處理的數(shù)字信號。隨著電子技術(shù)的發(fā)展,電模數(shù)轉(zhuǎn)換的采樣帶寬和有效比特位數(shù)等方面的性能在不斷提高,但受限于“電子瓶頸”,如電采樣時鐘的抖動性能,電模數(shù)轉(zhuǎn)換器無法直接實現(xiàn)超寬帶信號的無失真采樣,難以滿足通信領(lǐng)域?qū)δM信號帶寬日益增長的需求。光子學(xué)技術(shù)具有超寬帶、高精度、低抖動、高穩(wěn)定性等特點,利用光子學(xué)技術(shù)在光域進

2、行信號處理,能夠克服電采樣的瓶頸,顯著提高模數(shù)轉(zhuǎn)換的性能,是一種提高模數(shù)轉(zhuǎn)換采樣率與有效比特的有效途徑。
　　為了處理和顯示因采樣率和有效比特數(shù)極大提高帶來的高速、大容量數(shù)據(jù)流,光模數(shù)轉(zhuǎn)換的后端數(shù)據(jù)接收系統(tǒng)必須具備高速、大容量的存儲與傳輸能力。本文設(shè)計并實現(xiàn)了光模數(shù)轉(zhuǎn)換中后端高速數(shù)據(jù)接收系統(tǒng),包括數(shù)據(jù)存儲和傳輸。該系統(tǒng)基于現(xiàn)場可編程邏輯門陣列(FPGA),采用DDR3 SDRAM作為存儲介質(zhì),利用PCI Express總線通過存儲

3、器直接訪問(DMA)機制實現(xiàn)數(shù)據(jù)的高速輸出。
　　首先,比較分析了常用數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu),根據(jù)光模數(shù)轉(zhuǎn)換中后端電ADC的布局和FPGA的性能,設(shè)計了單處理核心、多處理核心的硬件架構(gòu),以及DDR3 SDRAM存儲控制和PCI Express應(yīng)用層傳輸?shù)倪壿嫾軜?gòu),詳細闡述了存儲和傳輸邏輯的工作流程,制定了主從FPGA數(shù)據(jù)通信的幀格式。
　　然后,在FPGA平臺上實現(xiàn)了存儲和傳輸邏輯的功能模塊,分析了存儲邏輯的設(shè)計原理,詳細闡