基于FPGA的合成孔徑雷達(dá)回波模擬器控制器的設(shè)計.pdf

1、合成孔徑雷達(dá)(SyntheticApertureRadar，簡稱SAR)回波模擬技術(shù)近年來已有許多突破，但傳統(tǒng)的回波模擬器控制器多數(shù)都是以單片機(jī)加DSP為平臺設(shè)計的，有著設(shè)計復(fù)雜、內(nèi)部延時較大、控制不夠靈活等諸多缺點(diǎn)。隨著可編程邏輯器件的飛速發(fā)展，使得FPGA在數(shù)據(jù)處理速度、硬件資源以及靈活性方面比DSP更具有競爭優(yōu)勢。
　　 本設(shè)計以FPGA作為控制器，圍繞SAR回波模擬系統(tǒng)的存儲速率與存儲容量進(jìn)行展開，通過分析回波模擬器對整

2、體系統(tǒng)性能的要求，確定了實(shí)現(xiàn)高速大容量SAR回波模擬器控制器的整套方案，最后設(shè)計并實(shí)現(xiàn)符合系統(tǒng)要求的SAR回波模擬器控制器。在設(shè)計過程中借助AltiumDesigner09工具完成了USB，RS232，SDRAM，DDR2SDRAM，SATA硬盤等系統(tǒng)硬件功能結(jié)構(gòu)設(shè)計;借助QuartusⅡ9.0軟件平臺完成了USB總線接口模塊的設(shè)計、RS232協(xié)議的實(shí)現(xiàn)及接口模塊的設(shè)計、SDRAM控制器模塊的設(shè)計、SDRAM和SATA硬盤之間“乒乓”操

3、作模塊的設(shè)計和命令解析模塊的設(shè)計。本文詳細(xì)介紹了FPGA硬件平臺實(shí)現(xiàn)SAR回波模擬器控制器的方法和全過程，根據(jù)FPGA的高速并行處理能力和全硬件實(shí)現(xiàn)的特點(diǎn)，采用了原理圖與Verilog語言相結(jié)合的設(shè)計方法，并在設(shè)計中大量采用Megafunction設(shè)計內(nèi)嵌IP資源，使得資源分配更加合理、設(shè)計更加優(yōu)化。最終在Altera的Stratix系列芯片上實(shí)現(xiàn)了SAR回波模擬器控制器。
　　 仿真結(jié)果表明，該回波模擬系統(tǒng)運(yùn)行穩(wěn)定可靠、控制簡