功率因素校正集成電路的設(shè)計(jì).pdf

1、隨著國(guó)家經(jīng)濟(jì)的快速發(fā)展和人們生活水平的不斷提高，工業(yè)生產(chǎn)與家庭生活中的用電設(shè)備越來(lái)越多，電力需求不斷地增長(zhǎng)，因此，提高用電效率，減少電網(wǎng)污染，已經(jīng)成為普遍關(guān)注的研究課題。有源功率因素校正(APFC)技術(shù)很好地解決了上述問(wèn)題，然而，基于分立元器件的傳統(tǒng)功率因素校正電路缺點(diǎn)明顯，不僅效率低、體積大，而且成本高?；贐CD工藝的功率因素校正集成電路和芯片已經(jīng)成為人們研究開(kāi)發(fā)的熱點(diǎn)，它不但實(shí)現(xiàn)了電路的小型化，而且更有實(shí)際價(jià)值，市場(chǎng)前景廣闊。

2、r>　　 本文工作主要體現(xiàn)在三個(gè)方面，首先簡(jiǎn)要介紹了功率因素相關(guān)的基本概念，比較分析了各種功率因素校正的方法，以及各種控制方案的優(yōu)缺點(diǎn)，并在此分析的基礎(chǔ)上選擇了臨界導(dǎo)電模式方案，該方案優(yōu)勢(shì)明顯，比如功率因素高，控制方法簡(jiǎn)單等。
　　 其次，完成了對(duì)參考芯片電路的提取和整理，并對(duì)電路結(jié)構(gòu)及其優(yōu)缺點(diǎn)進(jìn)行了詳細(xì)的分析?；谝陨涎芯康慕Y(jié)論，改進(jìn)了模擬乘法器電路，提高了乘法系數(shù)，優(yōu)化了誤差放大器的頻率響應(yīng)，并給出了整體電路結(jié)構(gòu)。