USB接口軟IPCORE代碼設(shè)計(jì)及驗(yàn)證.pdf

1、USB是英文(Universal Serial Bus)的縮寫，中文就是通用串行總線。USB是Intel聯(lián)合(Microsoft,IBM,康柏,NEC等)七家公司共同推出的總線標(biāo)準(zhǔn)，這是一種速度快、成本低、易于擴(kuò)展的總線標(biāo)準(zhǔn)，同時(shí)也是目前電子產(chǎn)品中應(yīng)用最為廣泛的接口協(xié)議之一。支持設(shè)備即插即用和熱插拔功能的USB總線標(biāo)準(zhǔn)的出現(xiàn),對于信息產(chǎn)業(yè)和計(jì)算機(jī)的發(fā)展具有重大意義。鑒于USB廣泛的應(yīng)用及迅猛的發(fā)展和經(jīng)濟(jì)效益，本文設(shè)計(jì)了一個(gè)USB設(shè)備接口

2、IP核,討論了設(shè)計(jì)思想和方法。
　　本論文主要討論了USB設(shè)備接口IP核的設(shè)計(jì)。根據(jù)復(fù)雜數(shù)字邏輯電路和系統(tǒng)設(shè)計(jì)思想,為了降低設(shè)計(jì)復(fù)雜度,經(jīng)過深入研究USB協(xié)議后，決定在設(shè)計(jì)中采用自頂向下(Top-Down)的設(shè)計(jì)方法；同時(shí)該IP核使用VerilogHDL編寫代碼,在設(shè)計(jì)中我們把時(shí)序邏輯電路和組合邏輯電路分開設(shè)計(jì)，這樣能夠使得設(shè)計(jì)思路更清晰同時(shí)也讓總體結(jié)構(gòu)便于理解；為了使設(shè)計(jì)更易于綜合，代碼編寫也必須遵循可綜合風(fēng)格并且注重跨時(shí)鐘域的

3、問題。論文主要包括以下幾個(gè)方面：
　　1)首先學(xué)習(xí)和分析 USB協(xié)議,分析協(xié)議標(biāo)準(zhǔn)和數(shù)據(jù)傳輸方式，根據(jù)學(xué)習(xí)到的協(xié)議內(nèi)容和分析結(jié)果提出基于FPGA的USB設(shè)備接口IP核的總體設(shè)計(jì)方案，然后劃分各功能模塊,劃分成五個(gè)模塊:UTMI、控制器、物理層、FIFO、存儲器接口和協(xié)議層。設(shè)計(jì)方案中最關(guān)鍵的三個(gè)模塊是物理層模塊、控制器模塊和協(xié)議層模塊。
　　2)用Verilog編寫RTL級代碼，完成各功能模塊的詳細(xì)設(shè)計(jì)。物理層模塊主要完成采

4、樣異步數(shù)據(jù)流以及分離時(shí)鐘和數(shù)據(jù)，模擬差分信號和數(shù)字信號的轉(zhuǎn)換；控制器模塊完成USB設(shè)備的數(shù)據(jù)傳輸和枚舉；協(xié)議層模塊功能比較復(fù)雜，為了實(shí)現(xiàn)復(fù)雜的USB協(xié)議，使用了有限狀態(tài)機(jī)的設(shè)計(jì)方法，協(xié)議層主要完成數(shù)據(jù)的打包和解包等。
　　3)用ModelSim SE和QuartusⅡ軟件對USB設(shè)備接口IP核進(jìn)行綜合仿真，對設(shè)備接口IP在FPGA硬件平臺上進(jìn)行了驗(yàn)證。在驗(yàn)證過程中，使用USB HOUND軟件截取USB總線上的通信數(shù)據(jù)，然后對截取數(shù)