面向多核處理器的嵌入式操作系統(tǒng)微內(nèi)核任務(wù)調(diào)度機(jī)制的研究.pdf

1、近年來,多核處理器的應(yīng)用已經(jīng)越來越廣泛,為了充分發(fā)揮多核處理器的效率,提高嵌入式操作系統(tǒng)微內(nèi)核性能已成為一個(gè)重要的研究課題,而多核處理器的任務(wù)調(diào)度機(jī)制的好壞是影響嵌入式操作系統(tǒng)微內(nèi)核性能的關(guān)鍵因素。目前,國內(nèi)外的許多研究人員都對(duì)多核處理器的任務(wù)調(diào)度機(jī)制進(jìn)行了研究,主要通過改變?nèi)蝿?wù)的執(zhí)行次序、減少任務(wù)間的通信開銷及減少任務(wù)調(diào)度的次數(shù)等。然而當(dāng)前多核處理器環(huán)境下,嵌入式操作系統(tǒng)微內(nèi)核的任務(wù)調(diào)度效率仍然不高,存在任務(wù)間通信開銷大、任務(wù)分配不合

2、理及處理器的負(fù)載不均衡等問題,因此為進(jìn)一步提高系統(tǒng)的性能,需要更加深入的研究多核處理器的任務(wù)分配模型和任務(wù)調(diào)度機(jī)制。
　　本文在多核處理器環(huán)境下,對(duì)嵌入式操作系統(tǒng)微內(nèi)核的任務(wù)調(diào)度算法和調(diào)度機(jī)制進(jìn)行了研究。分析了主流的任務(wù)調(diào)度機(jī)制的優(yōu)缺點(diǎn),并對(duì)其進(jìn)行了對(duì)比分析,在此基礎(chǔ)上,針對(duì)多核處理器任務(wù)調(diào)度機(jī)制進(jìn)行了改進(jìn),提出了一種高效的任務(wù)分配模型和任務(wù)調(diào)度機(jī)制。(1)任務(wù)分配模型。任務(wù)分配模型的好壞直接影響任務(wù)的執(zhí)行次序及系統(tǒng)的實(shí)時(shí)性,因?yàn)?/p>

3、當(dāng)高優(yōu)先級(jí)任務(wù)到來時(shí),如果分配的不合理,就必然會(huì)影響任務(wù)執(zhí)行的實(shí)時(shí)性。因此本文給出了多核處理器下任務(wù)分配的通用規(guī)則,提高了任務(wù)分配的效率。接著給出了改進(jìn)的基于優(yōu)先級(jí)的搶占式任務(wù)分配機(jī)制,使高優(yōu)先級(jí)的任務(wù)能夠?qū)崟r(shí)快速執(zhí)行,提高了系統(tǒng)的實(shí)時(shí)性。(2)任務(wù)調(diào)度機(jī)制。本文用全局隊(duì)列調(diào)度和局部隊(duì)列調(diào)度相結(jié)合的方法實(shí)現(xiàn)了任務(wù)的調(diào)度,提出了基于緩存隊(duì)列的任務(wù)調(diào)度機(jī)制,將全局隊(duì)列中的任務(wù)調(diào)度到每個(gè)處理器的緩存隊(duì)列,大大提高了緩存的命中率,提高了處理器的

4、利用率,為了使處理器的負(fù)載更加均衡,對(duì)全局隊(duì)列的調(diào)度方式進(jìn)行了改進(jìn),融合了快內(nèi)核優(yōu)先的動(dòng)態(tài)遷移策略,這些都保證了系統(tǒng)的實(shí)時(shí)性和負(fù)載均衡性。本文設(shè)計(jì)的改進(jìn)多核處理器任務(wù)調(diào)度機(jī)制提高了嵌入式操作系統(tǒng)微內(nèi)核的性能,滿足了當(dāng)前人們對(duì)系統(tǒng)的性能要求。
　　為了驗(yàn)證本文設(shè)計(jì)的任務(wù)分配模型和任務(wù)調(diào)度機(jī)制的高效性和可行性,本文在Simics仿真平臺(tái)上進(jìn)行了測(cè)試,搭建了多核處理器的硬件平臺(tái)和嵌入式操作系統(tǒng)微內(nèi)核,根據(jù)本文的任務(wù)分配模型和任務(wù)調(diào)度機(jī)制