多處理器并行計(jì)算硬件平臺(tái)研究.pdf

1、雷達(dá)作為一種探測(cè)工具,經(jīng)過(guò)多年的發(fā)展已廣泛應(yīng)用于軍事和民用領(lǐng)域,雷達(dá)信號(hào)處理已成為信號(hào)處理領(lǐng)域最前沿技術(shù)之一?，F(xiàn)代雷達(dá)面臨著高精度、多目標(biāo)、抗干擾、自適應(yīng)和目標(biāo)識(shí)別等挑戰(zhàn),促進(jìn)了雷達(dá)技術(shù)不斷發(fā)展,涌現(xiàn)了新的信號(hào)類(lèi)型和處理算法,如超寬帶雷達(dá)(UWB)系統(tǒng)和數(shù)字波束形成(DBF)。因此研究雷達(dá)信號(hào)處理的硬件架構(gòu)和處理算法具有重要應(yīng)用價(jià)值。
　　由于單片DSP處理能力有限,傳統(tǒng)的單處理器平臺(tái)已經(jīng)難以滿足陣列雷達(dá)信號(hào)實(shí)時(shí)處理需求,并行計(jì)算

2、方法開(kāi)始應(yīng)用于雷達(dá)信號(hào)處理,開(kāi)發(fā)基于多DSP并行處理平臺(tái)以提高信號(hào)處理機(jī)的性能已成為解決運(yùn)算瓶頸的最有效方法。
　　本文以“超寬帶隱藏活動(dòng)目標(biāo)自適應(yīng)檢測(cè)技術(shù)”項(xiàng)目為背景,參照現(xiàn)有并行處理系統(tǒng),針對(duì)目前項(xiàng)目應(yīng)用需求,運(yùn)用復(fù)合耦合技術(shù),設(shè)計(jì)了一個(gè)以?xún)善珹DI公司的ADSP-TS201 DSP為運(yùn)算核心,一片Xilinx的XC4VFX60 FPGA為數(shù)據(jù)交換中心,基于PCI-E接口與上位機(jī)通信的多DSP并行高速信號(hào)處理板,并作為超寬帶雷