基于改進(jìn)型CORDIC算法在直接數(shù)字頻率合成器中的研究與應(yīng)用.pdf

1、分類號(hào)密級(jí)UDC編號(hào)桂林電子科技大學(xué)碩士學(xué)位論文題目基于改進(jìn)型基于改進(jìn)型CDICCDIC算法在直接數(shù)字頻率合成器中的算法在直接數(shù)字頻率合成器中的研究研究與應(yīng)用與應(yīng)用（英文）（英文）ResearchApplicationonDirectDigitalFrequencySynthesizerusingaModifiedCDIC研究生姓名:朱文瑾指導(dǎo)教師姓名、職務(wù)指導(dǎo)教師姓名、職務(wù):尹鎖柱教授申請(qǐng)學(xué)科門類:工學(xué)碩士工學(xué)碩士學(xué)科、?？啤I(yè):通

2、信與信息系統(tǒng)通信與信息系統(tǒng)提交論文日期:2010年4月論文答辯日期:2010年6月2010年6月5日摘要I摘要直接數(shù)字頻率合成器（DDS）是現(xiàn)代頻率合成的主要技術(shù)之一，它具有頻率分辨率高，頻率轉(zhuǎn)換快，相位連續(xù)變化等諸多優(yōu)點(diǎn)，因此被廣泛應(yīng)用于眾多領(lǐng)域。傳統(tǒng)DDS通常采用ROM查找表以實(shí)現(xiàn)從相位到幅度的轉(zhuǎn)換，但ROM存儲(chǔ)器的有限字長(zhǎng)是DDS的主要雜散來源之一。本文的主要研究目的，是設(shè)計(jì)一種改進(jìn)型CDIC算法，以代替DDS結(jié)構(gòu)中的ROM查找表

3、結(jié)構(gòu)。流水線結(jié)構(gòu)的CDIC算法，可以在降低硬件資源占用的同時(shí)改善DDS的雜散性能，并且易于在FPGA中實(shí)現(xiàn)。然而CDIC算法迭代的特性限制了DDS的速度。為了進(jìn)一步提高運(yùn)算速度，在對(duì)CDIC算法改進(jìn)方案進(jìn)行詳細(xì)研究后，本文實(shí)現(xiàn)了一種能夠減少傳統(tǒng)CDIC算法計(jì)算時(shí)間的、與ROM查表相結(jié)合的改進(jìn)型CDIC算法結(jié)構(gòu)，并以輸入相位精度32位為例，用FPGA進(jìn)行了算法實(shí)現(xiàn)與仿真。論文的最后，對(duì)DDS的雜散性能和CDIC算法的誤差進(jìn)行了理論分析；比