一款網(wǎng)絡(luò)搜索引擎芯片的電源網(wǎng)絡(luò)優(yōu)化設(shè)計.pdf_第1頁
已閱讀1頁,還剩100頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、近三十年來集成電路行業(yè)迅猛發(fā)展,工藝節(jié)點遵循摩爾定律不斷降低。在超深亞微米的工藝節(jié)點中,芯片的物理設(shè)計的難點不僅是巨大的晶體管數(shù)量,更同時面臨功耗、性能和面積三個方面的挑戰(zhàn)。尤其是隨著工藝節(jié)點的降低,金屬線的寬度越來越窄,帶來電源收斂上的巨大問題。
  本文中采用SMIC的130nm8層工藝完成了一款基于CAM的網(wǎng)絡(luò)搜索引擎芯片從邏輯綜合到簽核驗證的全部的物理設(shè)計,該設(shè)計核內(nèi)工作電壓1.2V,輸入輸出單元工作電壓1.5V,工作頻率

2、300MHz,面積273 mm2。設(shè)計的難點是設(shè)計中含有8層金屬的大功率全定制宏單元模塊,該模塊給布線空間、電源收斂和時序收斂都帶來了設(shè)計上的挑戰(zhàn)。
  本文重點研究了設(shè)計中電源規(guī)劃與布圖的優(yōu)化方法。該優(yōu)化方法采取增加大功耗區(qū)域的電源條線密度和改變局部布線規(guī)則,輔以宏單元和芯片周圍的多層疊加電源環(huán)等電源優(yōu)化方法,最終在合理利用布線資源并保證芯片多模多角時序收斂的前提下完成了電源網(wǎng)絡(luò)的優(yōu)化工作。優(yōu)化后的設(shè)計中電源網(wǎng)絡(luò)的電壓降降低了6

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論