TD-LTE射頻一致性測(cè)試儀中高速數(shù)據(jù)傳輸?shù)难芯颗c應(yīng)用.pdf

1、本文所研究的內(nèi)容均為作者在國(guó)家科技重大專項(xiàng)“TD-LTE射頻一致性測(cè)試儀表”中所承擔(dān)的相關(guān)研發(fā)工作。測(cè)試作為無(wú)線通信產(chǎn)業(yè)鏈中的重要一環(huán)，在TD-LTE的發(fā)展過(guò)程中發(fā)揮著關(guān)鍵的作用。針對(duì)TD-LTE終端和基站測(cè)試需求，進(jìn)行的TD-LTE射頻一致性測(cè)試儀表的研發(fā)，將會(huì)推動(dòng)我國(guó)擁有民族知識(shí)產(chǎn)權(quán)的TD-SCDMA通信標(biāo)準(zhǔn)的演進(jìn)和TD-LTE的商用。
　　 本文在此背景下，針對(duì)該項(xiàng)目基帶板中高速數(shù)據(jù)傳輸?shù)男枨?，為解決多芯片協(xié)同處理而展開(kāi)的

2、需求分析、方案選擇、理論研究、設(shè)計(jì)實(shí)現(xiàn)、功能仿真、系統(tǒng)驗(yàn)證和項(xiàng)目應(yīng)用的研究具有重大意義。論文的主要內(nèi)容如下:
　　 首先，本文在對(duì)TD-LTE射頻一致性測(cè)試系統(tǒng)整體方案有一定程度理解的基礎(chǔ)上，分析出基于ARM+DSP+FPGA架構(gòu)的基帶板中高速數(shù)據(jù)傳輸?shù)男枨?，?duì)各芯片所支持的接口和傳輸協(xié)議進(jìn)行技術(shù)對(duì)比，選擇出具有高速、先進(jìn)、易實(shí)現(xiàn)的接口和傳輸協(xié)議，完成芯片間數(shù)據(jù)傳輸方案的選擇。
　　 其次，基于FPGA芯片在基帶板中完成

3、特定功能的需求，從芯片間和芯片內(nèi)兩個(gè)部分進(jìn)行高速數(shù)據(jù)傳輸?shù)睦碚撗芯?。在芯片間部分，主要介紹了用于DSP與FPGA間數(shù)據(jù)高速傳輸?shù)耐獠看鎯?chǔ)器接口和串行Rapid IO傳輸協(xié)議;用于FPGA與FPGA間數(shù)據(jù)高速傳輸?shù)募忍卮蠭O技術(shù);用于FPGA與PC機(jī)間數(shù)據(jù)高速傳輸?shù)那д拙W(wǎng)技術(shù)。在芯片內(nèi)部分，主要介紹了用于解決芯片資源有限，采用的DDR2 SDRAM高速轉(zhuǎn)存技術(shù);用于解決芯片內(nèi)各模塊跨時(shí)鐘域和位寬不匹配等問(wèn)題，采用的異步FIFO緩存技術(shù)