基于MicroBlaze的PCIe協(xié)議適應(yīng)層設(shè)計(jì).pdf

1、在計(jì)算機(jī)和工業(yè)系統(tǒng)中,設(shè)備之間經(jīng)常需要進(jìn)行高速的數(shù)據(jù)交換,隨著數(shù)據(jù)傳輸速率的提高,設(shè)備之間進(jìn)行數(shù)據(jù)傳輸存在的最大的問題是數(shù)據(jù)按照某種協(xié)議進(jìn)行傳輸后造成時(shí)鐘不同步,進(jìn)而導(dǎo)致數(shù)據(jù)的丟失,當(dāng)傳輸速率達(dá)到Gbps時(shí)這一問題更加嚴(yán)重。解決這一問題的關(guān)鍵技術(shù)是在設(shè)備間添加一個(gè)可以硬件實(shí)現(xiàn)的協(xié)議適應(yīng)層。
　　協(xié)議適應(yīng)層(Protocol Adaptation Layers,PAL)是 WiGig聯(lián)盟定義的、在60GHz頻段上支持特定數(shù)據(jù)和顯示的

2、協(xié)議標(biāo)準(zhǔn)。PAL不僅支持音視頻接口,如HDMI和DisplayPort,還支持通用I/O,如USB和PCIe,并且允許這些標(biāo)準(zhǔn)的接口以無線傳輸?shù)姆绞街苯釉L問 Mac層和物理層。相比于其他通過軟件實(shí)現(xiàn)的協(xié)議,PAL可以在硬件中開發(fā)和實(shí)現(xiàn),從而可以最大化的提高性能和降低功耗。
　　從WiGig的定義上看,PAL既支持PCIe接口,也提供對(duì)USB3.0接口的支持,但是目前Xilinx公司所提供的FPGA開發(fā)板尚未提供對(duì)USB3.0的支持

3、,因此,本文針對(duì)PCIe接口的PAL進(jìn)行了設(shè)計(jì)和開發(fā)。本文基于Xilinx Virtex-6 FPGA搭建PCIe接口的PAL硬件平臺(tái),PC端驅(qū)動(dòng)將數(shù)據(jù)通過PCIe接口傳輸?shù)紽PGA上,MicroBlaze軟核處理器調(diào)用AXI4總線對(duì)數(shù)據(jù)進(jìn)行接收和處理,處理后的數(shù)據(jù)經(jīng)過GTX高速收發(fā)器傳輸?shù)较乱患?jí)FPGA中。經(jīng)過規(guī)范化CSP語言對(duì)整個(gè)系統(tǒng)模型的驗(yàn)證和優(yōu)化后,本文所搭建的PAL平臺(tái)在Xilinx ML605開發(fā)板上進(jìn)行了測試,PC端傳輸數(shù)