面向DSP體系結(jié)構(gòu)的計算密集型算法優(yōu)化和系統(tǒng)設(shè)計.pdf

1、最大限度地發(fā)揮硬件的性能潛力，提高其利用率，是各種航天電子設(shè)備和武器裝備研究中最關(guān)鍵的任務(wù)之一。數(shù)字信號處理器（DSP）是這些領(lǐng)域處理計算密集性應(yīng)用的常用平臺。計算密集型算法常具有很大的內(nèi)在并行度，DSP芯片通常提供給軟件用戶多種優(yōu)化接口和配置，并適合進行數(shù)據(jù)并行處理，針對其VLIW體系結(jié)構(gòu)特點對這類算法進行優(yōu)化會極大提高算法執(zhí)行的并行度，改善算法執(zhí)行效率，縮小程序容量。
　　本文選取在衛(wèi)星載荷中經(jīng)常使用的快速傅立葉變換算法、Vi

2、terbi算法和MD5密碼算法三種計算密集型算法，以此為例研究針對DSP體系結(jié)構(gòu)的算法優(yōu)化方法。本文分別詳細分析了三種算法的執(zhí)行特性，研究了三種算法利用線性匯編編程條件和DSP各種優(yōu)化選項的指令級并行優(yōu)化方法和存儲優(yōu)化方法，給出了三種算法在各種優(yōu)化措施下的實現(xiàn)，同時詳細分析和測試了各種優(yōu)化方法獨立和組合的效果，為具體的數(shù)字信號處理任務(wù)中各類優(yōu)化方法的選擇和自動化實現(xiàn)的設(shè)計提供了有益的借鑒。進一步，針對DSP片間粗粒度并行的需求，本文初步