低成本無線—光纖接入節(jié)點的硬件設計.pdf

1、無線光纖寬帶接入網(wǎng)絡(WOBAN)提供了一種高速、低成本的面向電信網(wǎng)“最后一公里”的解決方案。WOBAN接入技術結合了無源光網(wǎng)絡技術(PON)和無線網(wǎng)狀網(wǎng)技術(WMN)，擁有高速大容量、接入方式靈活多樣、組網(wǎng)成本低等優(yōu)勢。本文選擇用于WOBAN的低成本接入節(jié)點作為研究對象，完成了一系列的硬件設計與實現(xiàn)工作。同時，還對WOBAN中的路由技術進行了較深入的研究。本文的主要研究工作總結如下:
　　1)設計了一種基于Busaker-Gow

2、en的融合性路由算法(BGR)。BGR引入了時延感知的概念，將最小費用最大流問題轉化為最大化吞吐量最小化平均時延問題?；贛atlab的仿真結果顯示:與常見的多徑最小跳數(shù)算法(MMHR)相比，BGR能夠以較小的時延代價換取較大的網(wǎng)絡吞吐量性能的提升。
　　2)提出了低成本無線-光纖接入節(jié)點硬件設計方案。該方案分為光接入部分、以太網(wǎng)接入部分和WiFi接入部分。其中，光接入部分采用光收發(fā)器OPEP-33-A4Q1R實現(xiàn)光電轉換，上下行

3、數(shù)據(jù)流經(jīng)SERDES芯片SY87725L串并轉換后交由FPGA芯片EP2C20處理;以太網(wǎng)接入部分采用以太網(wǎng)控制芯片DM9000aep和RJ45接口提供4路100M以太網(wǎng)接入，以太網(wǎng)數(shù)據(jù)也在EP2C20中處理;無線接入部分采用UN5700WiFi模塊，無線數(shù)據(jù)在ARM處理器S3C2440中封裝，并通過S3C2440與EP2C20的互連實現(xiàn)有線接入與無線接入部分的數(shù)據(jù)交換。在設計中充分考慮成本因素，選用工藝成熟的芯片，全板采用SMT表貼工

4、藝，以降低節(jié)點的成本及功耗。
　　3)實現(xiàn)了低成本無線-光纖接入節(jié)點硬件，并完成相關部分的驅動程序設計。其中，印制電路板的制作工藝為:4層板，F(xiàn)R-4基材，內基銅厚度35um，外基銅厚度18um，板件尺寸327.2×111.2×1.6（長×寬×高，單位:mm），沉金工藝表面處理。驅動編寫部分基于QuartusⅡ開發(fā)工具，軟件語言是Verilog-HDL，完成了光接入部分的FPGA數(shù)據(jù)接口、DM9000aep的FPGA驅動等關鍵模塊