嵌入式可配置RISC核的設計及驗證.pdf_第1頁
已閱讀1頁,還剩64頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、嵌入式系統(tǒng)對性能、成本、功耗和面積等有著嚴格的要求,可配置RISC核可以讓設計人員根據(jù)目標算法對處理器進行優(yōu)化配置,在不失可編程性的前提下,得到嵌入式特定應用的最佳處理器配置。
  本論文在分析嵌入式系統(tǒng)應用需求的基礎上,設計開發(fā)了一款可配置RISC核。最小RISC核采用了四譯碼、雙發(fā)射結(jié)構(gòu),具有63條基本指令、一個ALU和一個訪存部件。可擴展結(jié)構(gòu)包括高性能浮點部件、SIMD指令擴展、專用處理單元以及專用I/O接口等,用戶可以根據(jù)

2、自己的需求對這些結(jié)構(gòu)進行配置和擴展。采用VerilogHDL,完成了可配置RISC核基本結(jié)構(gòu)和擴展功能部件的RTL設計、DC綜合及時序分析。在SMIC0.13μm工藝條件下,最小RISC核的邏輯門數(shù)為2.76萬門,時序分析結(jié)果表明,工作頻率可達330MHz。將設計進行FPGA原型驗證,在XilinxVirtex-6XC6VLX240T上實現(xiàn),頻率達200MHz,消耗LUT8375個。
  本論文采用的是VMM驗證平臺。該驗證平臺通

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論