基于提高觸發(fā)效率的硬件木馬檢測(cè)方法研究.pdf

1、硬件木馬是對(duì)集成電路中添加的惡意模塊的統(tǒng)稱，其目的是使集成電路在特定條件下泄露信息或不能正常工作。集成電路由于自身設(shè)計(jì)和制造的特點(diǎn)很容易被嵌入硬件木馬，例如設(shè)計(jì)中使用不可信的IP核、EDA工具、庫(kù)單元，或是制造時(shí)送到不可信的代工廠，都有可能引入硬件木馬到集成電路中。集成電路的應(yīng)用涉及到國(guó)家安全、通信、金融等重要領(lǐng)域的所有關(guān)鍵設(shè)備。如果嵌入硬件木馬的集成電路被應(yīng)用到這些領(lǐng)域可能會(huì)引起災(zāi)難性后果，所以確保集成電路中不含有硬件木馬是十分重要的

2、。
　　為了解決這一問題，本文對(duì)如何快速、高效地檢測(cè)制造階段嵌入的數(shù)字型硬件木馬進(jìn)行了研究。本文首先對(duì)硬件木馬的觸發(fā)模型進(jìn)行分析，得出稀有邏輯值出現(xiàn)概率小和內(nèi)部節(jié)點(diǎn)可控性差是制約硬件木馬被觸發(fā)的兩個(gè)關(guān)鍵因素。在此基礎(chǔ)上，本文提出一種提高硬件木馬活性的觸發(fā)方案:利用集成電路的固有掃描鏈結(jié)構(gòu)將集成電路分割成以芯片輸入、輸出和掃描鏈為邊界的組合邏輯塊，提高內(nèi)部節(jié)點(diǎn)的可控性;對(duì)ATPG生成的備選向量再優(yōu)化，用于提高稀有邏輯值的出現(xiàn)概率。在

3、提高硬件木馬活性的觸發(fā)方案的基礎(chǔ)上，本文設(shè)計(jì)了一種同時(shí)使用邏輯測(cè)試法和旁路分析法的硬件木馬檢測(cè)方案。最后分別對(duì)硬件木馬觸發(fā)與檢測(cè)的效果進(jìn)行了仿真驗(yàn)證。
　　實(shí)驗(yàn)結(jié)果表明:(1)在基于邏輯測(cè)試法的檢測(cè)方案中，與常用的ATPG技術(shù)生成的測(cè)試向量相比，本文提出的提高木馬活性的觸發(fā)方案能夠以更短的時(shí)間觸發(fā)更多的硬件木馬，并且這種優(yōu)勢(shì)隨著硬件木馬觸發(fā)難度的增加而增加，最多可多觸發(fā)21.96％的組合觸發(fā)型硬件木馬并縮短97.02％的平均觸發(fā)時(shí)