短猝發(fā)低譜密度信號(hào)接收技術(shù)研究與實(shí)現(xiàn).pdf

1、隨著現(xiàn)代通信技術(shù)的快速發(fā)展，人們對(duì)通信系統(tǒng)的抗干擾和抗截獲能力要求越來(lái)越高，尤其在軍事通信中這種需求更為迫切。本文對(duì)抗干擾和抗截獲相關(guān)理論進(jìn)行了探討，設(shè)計(jì)出了一種基于短猝發(fā)、擴(kuò)頻技術(shù)與LDPC碼的通信方案，實(shí)現(xiàn)了一種抗干擾和抗截獲性能較好的通信系統(tǒng)。為了使本系統(tǒng)抗截獲性能得到進(jìn)一步提升，還與合作單位的子帶分割、子帶合并模塊進(jìn)行了聯(lián)試。信號(hào)頻譜按照既定規(guī)則被分割成多個(gè)子帶后，即使敵方截獲信號(hào)后也很難恢復(fù)出原信號(hào)。
　　本研究主要內(nèi)容

2、包括：⑴對(duì)系統(tǒng)關(guān)鍵技術(shù)進(jìn)行了深入的研究，包括匹配濾波、同步捕獲、擴(kuò)頻解擴(kuò)技術(shù)、LDPC碼編譯碼理論。此外，本文還對(duì)設(shè)計(jì)中使用的PMF-FFT方法做了詳細(xì)的推導(dǎo)。⑵對(duì)系統(tǒng)中關(guān)鍵模塊進(jìn)行了 Matlab仿真分析，給出了該系統(tǒng)的性能仿真結(jié)果，滿(mǎn)足設(shè)計(jì)要求。本文在討論同步捕獲模塊時(shí)，提出了一種改進(jìn)的同步捕獲方案，并對(duì)改進(jìn)方案性能做了仿真分析。⑶在FPGA實(shí)現(xiàn)時(shí)，提出了一種可以實(shí)現(xiàn)實(shí)時(shí)同步捕獲的設(shè)計(jì)方案，該方案可以將同步捕獲模塊進(jìn)行時(shí)分復(fù)用，節(jié)省